片上内存控制器性能评估和优化
| 声明 | 第1页 |
| 关于论文使用授权的说明 | 第2-3页 |
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 图目录 | 第7-8页 |
| 表目录 | 第8-9页 |
| 第一章 引言 | 第9-15页 |
| ·存储系统性能优化的意义 | 第9-11页 |
| ·存储器和处理器架构 | 第11-13页 |
| ·片外内存控制器架构 | 第11-12页 |
| ·片上内存控制器架构 | 第12-13页 |
| ·存储系统性能量化指标 | 第13页 |
| ·论文的组织 | 第13-15页 |
| 第二章 存储控制系统现状 | 第15-26页 |
| ·DRAM结构简介 | 第15-18页 |
| ·DRAM存储单元 | 第15-17页 |
| ·DRAM存储体 | 第17页 |
| ·DRAM时序特征 | 第17-18页 |
| ·DRAM的种类及特征 | 第18-21页 |
| ·内存控制策略研究现状 | 第21-25页 |
| ·Page策略 | 第21-22页 |
| ·地址映射机制 | 第22-23页 |
| ·硬件预取技术 | 第23-24页 |
| ·访存调度 | 第24-25页 |
| ·小结 | 第25-26页 |
| 第三章 处理器性能评估环境和方法 | 第26-37页 |
| ·龙芯处理器模拟环境 | 第26-28页 |
| ·单处理器模拟环境 | 第26-27页 |
| ·多处理器模拟环境 | 第27-28页 |
| ·性能评估程序简介 | 第28-30页 |
| ·SPEC CPU 2000简介 | 第28-30页 |
| ·STREAM测试程序简介 | 第30页 |
| ·BBEdge快速性能评估方法 | 第30-36页 |
| ·相关工作 | 第31-32页 |
| ·程序的周期行为 | 第32页 |
| ·BBEdge分类算法 | 第32-34页 |
| ·实验数据和性能分析 | 第34-36页 |
| ·小结 | 第36-37页 |
| 第四章 片上内存控制器性能优化 | 第37-50页 |
| ·单核片上内存控制器优化 | 第37-46页 |
| ·访存局部性和Page命中率分析 | 第38-40页 |
| ·访存调度结构设计和实现 | 第40-43页 |
| ·实验数据和性能分析 | 第43-46页 |
| ·多核片上内存控制器优化 | 第46-49页 |
| ·片上多核内存控制器架构 | 第46-47页 |
| ·公平性调度 | 第47页 |
| ·实验数据和性能分析 | 第47-49页 |
| ·小结 | 第49-50页 |
| 第五章 结束语 | 第50-53页 |
| ·本文工作总结 | 第50页 |
| ·下一步工作方向 | 第50-53页 |
| 参考文献 | 第53-55页 |
| 致谢 | 第55-56页 |
| 作者简历 | 第56页 |
