“银河飞腾-DSP”Viterbi译码协处理器（VCP）的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 概论 | 第12-17页 |
| ·DSP芯片概述 | 第12-14页 |
| ·协处理器产生的意义 | 第14-15页 |
| ·课题的来源与背景 | 第15页 |
| ·论文的组织结构 | 第15-17页 |
| 第二章 VCP与DSP的通信 | 第17-26页 |
| ·YHFT-EX简介 | 第17-18页 |
| ·EDMA传输控制器 | 第18-21页 |
| ·DMA与EDMA的特点 | 第18-19页 |
| ·EDMA的传输参数 | 第19-20页 |
| ·EDMA的传输操作 | 第20-21页 |
| ·EDMA控制器的参数配置 | 第21-23页 |
| ·VCP与DSP的通信过程 | 第23-26页 |
| 第三章 卷积码与Viterbi译码原理 | 第26-36页 |
| ·卷积码的基本理论 | 第26-29页 |
| ·纠错码的概念 | 第26-27页 |
| ·卷积码的概念 | 第27-29页 |
| ·卷积码的表示方式 | 第29-30页 |
| ·Viterbi算法的译码原理 | 第30-36页 |
| 第四章 VCP的设计与实现 | 第36-60页 |
| ·VCP的设计约束 | 第36-37页 |
| ·VCP的总体结构 | 第37-38页 |
| ·VCP的核心处理单元 | 第38-57页 |
| ·级连ACS单元 | 第39-45页 |
| ·分支度量选择单元 | 第45-48页 |
| ·地址生成单元 | 第48-50页 |
| ·回溯单元 | 第50-53页 |
| ·存储器 | 第53-54页 |
| ·输入输出缓冲IFIFO/OFIFO | 第54-55页 |
| ·溢出处理 | 第55-56页 |
| ·最大值计算 | 第56-57页 |
| ·Yamamoto参数 | 第57页 |
| ·软/硬判决 | 第57页 |
| ·VCP其它单元 | 第57-60页 |
| ·VCP控制单元 | 第58页 |
| ·EDMA输入输出单元 | 第58-59页 |
| ·REVT/XEVT同步事件生成单元 | 第59页 |
| ·CPU中断单元 | 第59-60页 |
| 第五章 VCP的验证 | 第60-72页 |
| ·模拟验证 | 第60-68页 |
| ·控制信号 | 第61-62页 |
| ·分支度量的生成 | 第62-63页 |
| ·状态度量存储器地址的生成 | 第63-64页 |
| ·最大值计算单元 | 第64-65页 |
| ·回溯单元 | 第65-66页 |
| ·总体译码模块 | 第66-68页 |
| ·FPGA仿真验证 | 第68-72页 |
| 第六章 VCP的性能分析 | 第72-78页 |
| ·VCP的误码率 | 第72-75页 |
| ·Viterbi译码算法的理论误码性能 | 第72-73页 |
| ·VCP的误码率 | 第73-75页 |
| ·VCP的译码速率 | 第75-78页 |
| 结束语 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
