X处理器流指令发射机制研究及硬件实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·研究背景 | 第11-12页 |
| ·研究现状 | 第12-15页 |
| ·流处理模型 | 第15-16页 |
| ·课题的内容、目标及意义 | 第16-17页 |
| ·课题意义 | 第16页 |
| ·研究的内容、目标 | 第16-17页 |
| ·论文结构说明 | 第17-18页 |
| 第二章 X 流处理器的体系结构 | 第18-27页 |
| ·X 处理器的总体结构 | 第18-21页 |
| ·X 处理器的存储层次模型 | 第21-23页 |
| ·流应用的三级局部性 | 第21页 |
| ·三级存储层次 | 第21-23页 |
| ·X 处理器的程序设计模型 | 第23-26页 |
| ·流级程序 | 第23-25页 |
| ·核心级程序 | 第25页 |
| ·流程序的编译过程 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 X 处理器的流级指令集 | 第27-36页 |
| ·流级指令综述 | 第28-29页 |
| ·流级指令集 | 第29-34页 |
| ·NONE 指令 | 第30页 |
| ·END 指令 | 第30页 |
| ·MOVE 指令 | 第30-31页 |
| ·Write_Imm 指令 | 第31页 |
| ·Barrier 指令 | 第31页 |
| ·Reset 指令 | 第31页 |
| ·Memop 指令 | 第31-32页 |
| ·Load_ucode 指令 | 第32-33页 |
| ·Clustop 指令 | 第33页 |
| ·Cluster_restart 指令 | 第33页 |
| ·Synch_uc 指令 | 第33-34页 |
| ·Netop 指令 | 第34页 |
| ·Net_restart 指令 | 第34页 |
| ·本章小结 | 第34-36页 |
| 第四章 流指令的发射机制 | 第36-45页 |
| ·流级指令的相关性检测 | 第36-39页 |
| ·逻辑发射槽号的分配 | 第37-38页 |
| ·相关性掩码的产生 | 第38-39页 |
| ·流指令的动态产生与发送 | 第39-43页 |
| ·发送流指令到流控制器 | 第39-40页 |
| ·主处理器与X 处理器之间的标量数据传输 | 第40-41页 |
| ·双缓冲机制 | 第41-43页 |
| ·流指令的发射与执行 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 流控制器的设计与实现 | 第45-65页 |
| ·流控制器总体功能描述 | 第45-46页 |
| ·SCI 模块的设计 | 第46-50页 |
| ·SCI 的功能 | 第46-48页 |
| ·SCI 的实现 | 第48-50页 |
| ·记分牌电路的设计 | 第50-62页 |
| ·译码单元ID 和QueueUp 单元 | 第51-53页 |
| ·指令队列的设计 | 第53-58页 |
| ·队列项的基本结构 | 第53-54页 |
| ·队列的状态寄存器 | 第54-56页 |
| ·指令入队、指令离队的实现 | 第56-57页 |
| ·指令状态和指令相关性信息的更新 | 第57-58页 |
| ·资源分析单元的设计 | 第58-59页 |
| ·指令发射选择单元的设计 | 第59-61页 |
| ·指令离队选择单元的设计 | 第61-62页 |
| ·指令发射单元模块 | 第62-63页 |
| ·指令发射单元的功能 | 第62-63页 |
| ·指令发射单元的设计 | 第63页 |
| ·流控制器寄存器文件 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 流控制器的模拟验证及性能评价 | 第65-72页 |
| ·流控制器的模拟验证 | 第65-66页 |
| ·性能评价 | 第66-69页 |
| ·改进方案 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第七章 结束语 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
