| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 绪论 | 第5-9页 |
| §1.1 研究背景 | 第5页 |
| §1.2 研究现状 | 第5-7页 |
| §1.3 本文的主要贡献 | 第7页 |
| §1.4 本文的结构和安排 | 第7-9页 |
| 第二章 基于FPGA的并行流水线超高速转发引擎结构 | 第9-18页 |
| §2.1 路由器结构 | 第9-10页 |
| §2.2 IPv6转发引擎概述 | 第10-11页 |
| §2.3 转发引擎的实现 | 第11-12页 |
| §2.4 基于FPGA实现的并行流水线高速转发引擎结构 | 第12-17页 |
| §2.5 本章小结 | 第17-18页 |
| 第三章 高速转发引擎流水线设计研究与分析 | 第18-30页 |
| §3.1 转发引擎的流水线设计 | 第18-21页 |
| §3.2 转发引擎流水线性能分析 | 第21-23页 |
| §3.3 转发引擎流水线设计入口缓存需求分析 | 第23-28页 |
| §3.4 本章小结 | 第28-30页 |
| 第四章 高速转发引擎的IPv6组播技术支持研究 | 第30-43页 |
| §4.1 引言 | 第30页 |
| §4.2 IPv6组播技术综述 | 第30-34页 |
| §4.3 基于双表并置方法的并行流水线组播转发方案 | 第34-42页 |
| §4.4 本章小结 | 第42-43页 |
| 第五章 高速转发引擎性能瓶颈分析 | 第43-50页 |
| §5.1 引言 | 第43页 |
| §5.2 转发引擎传输带宽约束 | 第43-46页 |
| §5.3 转发引擎流水线性能约束 | 第46-47页 |
| §5.4 转发引擎器件实现约束 | 第47-49页 |
| §5.5 本章小结 | 第49-50页 |
| 结束语 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 作者在攻读硕士期间撰写的论文 | 第54页 |
