| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题研究背景及意义 | 第9-11页 |
| ·研究背景 | 第9-10页 |
| ·研究意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·论文内容及结构 | 第13-14页 |
| 第2章 SPARC v8体系结构的研究 | 第14-27页 |
| ·SPARC处理器 | 第14-15页 |
| ·整数单元 | 第14-15页 |
| ·浮点单元 | 第15页 |
| ·协处理器 | 第15页 |
| ·SPARC v8指令集 | 第15-19页 |
| ·取数/数指令 | 第15-16页 |
| ·算术/辑/位指令 | 第16-17页 |
| ·控制转移指令 | 第17-18页 |
| ·其它指令 | 第18页 |
| ·浮点操作指令 | 第18-19页 |
| ·协处理器操作指令 | 第19页 |
| ·寄存器 | 第19-26页 |
| ·整数单元中的r寄存器 | 第19-22页 |
| ·整数单元控制/状态寄存器 | 第22-25页 |
| ·浮点处理器寄存器 | 第25页 |
| ·协处理器寄存器 | 第25-26页 |
| ·trap | 第26页 |
| ·本章小结 | 第26-27页 |
| 第3章 基于SPARC v8体系结构仿真平台的模块设计 | 第27-33页 |
| ·仿真平台设计分析 | 第27页 |
| ·仿真平台模块总体设计 | 第27-28页 |
| ·仿真平台指令执行模块接口设计 | 第28-29页 |
| ·浮点运算单元接口函数 | 第28-29页 |
| ·协处理器单元接口函数 | 第29页 |
| ·仿真平台内核和存储单元模块接口设计 | 第29-31页 |
| ·队列和中断 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 基于SPARC v8体系结构仿真平台的详细设计 | 第33-49页 |
| ·程序主体结构设计 | 第33页 |
| ·指令周期仿真设计 | 第33-34页 |
| ·可执行文件载入设计 | 第34-36页 |
| ·指令解析设计 | 第36-46页 |
| ·整数运算指令解析 | 第37-42页 |
| ·浮点运算单元设计 | 第42-43页 |
| ·协处理器单元设计 | 第43-44页 |
| ·存储单元读写指令设计 | 第44-46页 |
| ·仿真平台时序设计 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第5章 仿真平台的实现和测试 | 第49-57页 |
| ·仿真平台的实现 | 第49-50页 |
| ·仿真平台启动参数 | 第49页 |
| ·仿真平台调试命令 | 第49-50页 |
| ·仿真平台的测试 | 第50-57页 |
| ·测试环境 | 第50-51页 |
| ·测试过程 | 第51-56页 |
| ·测试结论 | 第56-57页 |
| 第6章 总结与展望 | 第57-58页 |
| ·总结 | 第57页 |
| ·展望 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第61-62页 |
| 致谢 | 第62页 |