基于FPGA的双核模型机CPU的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-18页 |
| ·课题研究背景 | 第10-16页 |
| ·国外CPU发展现状 | 第11-14页 |
| ·国内CPU发展现状 | 第14-16页 |
| ·课题内容与意义 | 第16-17页 |
| ·论文组织结构 | 第17-18页 |
| 第2章 模型机CPU原理及相关知识 | 第18-26页 |
| ·CPU介绍 | 第18-24页 |
| ·CPU的位和字长 | 第18-19页 |
| ·缓存 | 第19-21页 |
| ·CPU相关指令 | 第21-24页 |
| ·MIPS处理器 | 第24页 |
| ·FPGA技术 | 第24-25页 |
| ·双核技术 | 第25-26页 |
| 第3章 双核模型机CPU系统整体设计 | 第26-32页 |
| ·系统功能描述 | 第26页 |
| ·总体设计 | 第26-28页 |
| ·系统开发环境 | 第28页 |
| ·软件环境 | 第28页 |
| ·硬件环境 | 第28页 |
| ·关键技术难点及解决方法 | 第28-32页 |
| 第4章 双核模型机CPU详细设计 | 第32-60页 |
| ·算术逻辑单元 | 第32-34页 |
| ·控制单元 | 第34-38页 |
| ·指令寄存器 | 第38-39页 |
| ·地址计算单元 | 第39-40页 |
| ·比较器 | 第40-42页 |
| ·地址寄存器 | 第42-43页 |
| ·通用寄存器组 | 第43-47页 |
| ·数据选择器 | 第47-52页 |
| ·地址信号数据选择器 | 第47-48页 |
| ·1号ALU数据选择器 | 第48-49页 |
| ·2号ALU数据选择器 | 第49-50页 |
| ·地址计算单元数据选择器 | 第50-51页 |
| ·寄存器写入数据选择器 | 第51-52页 |
| ·具体指令实现 | 第52-60页 |
| 第5章 系统仿真及功能测试 | 第60-66页 |
| ·模块测试 | 第60-64页 |
| ·ALU模块测试 | 第60页 |
| ·控制单元模块测试 | 第60-61页 |
| ·指令寄存器模块测试 | 第61页 |
| ·地址计算单元模块测试 | 第61页 |
| ·比较器模块测试 | 第61-62页 |
| ·地址寄存器模块测试 | 第62页 |
| ·通用寄存器组模块测试 | 第62-63页 |
| ·数据选择器模块测试 | 第63-64页 |
| ·综合测试 | 第64-66页 |
| 第6章 结束语 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 攻读硕士期间发表的论文和参加的项目 | 第74页 |
