| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 引言 | 第7-13页 |
| ·研究目的及意义 | 第7-8页 |
| ·国外研究现状与发展趋势 | 第8-10页 |
| ·主要研究内容和系统方案 | 第10-13页 |
| ·主要研究内容 | 第10-11页 |
| ·系统方案 | 第11-13页 |
| 第2章 基于FPGA的E1/HDLC协议转换的设计 | 第13-33页 |
| ·FPGA开发概述 | 第13-15页 |
| ·E1接口特性 | 第15-19页 |
| ·E1帧结构 | 第19-20页 |
| ·HDB3/CMI编码电路 | 第20-22页 |
| ·CRC校验电路 | 第22-24页 |
| ·E1发送模块 | 第24-25页 |
| ·E1接收模块 | 第25-27页 |
| ·时钟产生与时隙使能模块 | 第27-28页 |
| ·E1接口保护电路 | 第28-33页 |
| 第3章 基于ARM的以太网/HDLC协议转换的设计 | 第33-54页 |
| ·ARM开发概述 | 第33-35页 |
| ·ARM部分的功能简介 | 第35-37页 |
| ·系统引导设计 | 第37-40页 |
| ·bootload启动分析 | 第37-39页 |
| ·主程序启动分析 | 第39-40页 |
| ·以太网接口驱动 | 第40-45页 |
| ·以太网接口的初始化 | 第41-42页 |
| ·以太网接口的接收 | 第42-44页 |
| ·以太网接口的发送 | 第44-45页 |
| ·HDLC接口驱动 | 第45-49页 |
| ·数据发送的中断处理 | 第47-48页 |
| ·数据接收 | 第48-49页 |
| ·数据接收的中断处理 | 第49页 |
| ·FIFO的建立与数据转存 | 第49-51页 |
| ·地址管理 | 第51-54页 |
| 第4章 硬件电路的设计与调试 | 第54-69页 |
| ·Flash的设计 | 第54-57页 |
| ·JTAG的调试 | 第57-58页 |
| ·模块调试 | 第58-65页 |
| ·以太网模块调试 | 第58-61页 |
| ·HDLC模块调试 | 第61-62页 |
| ·E1模块调试 | 第62-63页 |
| ·链路模块调试 | 第63-65页 |
| ·原理图的绘制及电路板的制作 | 第65-69页 |
| 第5章 总结与展望 | 第69-71页 |
| ·总结 | 第69页 |
| ·展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录 A 网络桥接器 | 第75-77页 |
| 附录 B 质检报告 | 第77-79页 |
| 附录 C 网桥系统部分源程序 | 第79-90页 |
| 攻读学位期间的研究成果 | 第90页 |