| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-15页 |
| ·继电保护的发展历程 | 第12-13页 |
| ·继电保护的未来发展方向 | 第13-14页 |
| ·保护、控制、测量、数据通信一体化 | 第13-14页 |
| ·智能化 | 第14页 |
| ·本文的主要工作 | 第14-15页 |
| 第2章 模拟滤波与离散数字信号处理 | 第15-26页 |
| ·系统前向通道模拟低通滤波单元 | 第16-17页 |
| ·模拟低通滤波的必要性 | 第16页 |
| ·模拟低通滤波电路 | 第16-17页 |
| ·数字滤波器 | 第17-24页 |
| ·数字滤波器的基本概念 | 第17-19页 |
| ·非递归型滤波器 | 第19-23页 |
| ·递归型数字滤波器的概念 | 第23-24页 |
| ·一阶差分后半周波FFT | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 硬件系统设计 | 第26-51页 |
| ·系统分析 | 第26-27页 |
| ·A/D转换器件选型 | 第27-30页 |
| ·ADS7864特性 | 第27页 |
| ·基于ADS7864对模拟信号分组 | 第27-28页 |
| ·ADS7864工作原理 | 第28-30页 |
| ·DSPS器件选型 | 第30-36页 |
| ·ADSPSHARC系列处理器概述 | 第30-31页 |
| ·ADSPSHARC系列处理器与TMS320处理器性能比较 | 第31-32页 |
| ·ADSPSHARC系列处理器基本性能介绍 | 第32-33页 |
| ·ADSP21160处理器存储器组织情况 | 第33-34页 |
| ·ADSP21160处理器DMA | 第34-35页 |
| ·分配ADSP21160片上硬件资源 | 第35-36页 |
| ·ADSP21160与ADS7864的接口设计 | 第36-39页 |
| ·ADSP21160与保护逻辑CPLD的接口设计 | 第39-40页 |
| ·利用ADSP21160的LINKPORT4进行BOOTING的设计 | 第40-41页 |
| ·键盘设计 | 第41-44页 |
| ·显示模块设计 | 第44-45页 |
| ·利用ADS21160串行口1与主机接口的设计 | 第45-46页 |
| ·外部非易失性存储器与ADS21160的接口设计 | 第46页 |
| ·实时时钟DS12C887与ADSP21160的接口设计 | 第46-48页 |
| ·电源设计 | 第48-49页 |
| ·输入输出的防雷设计 | 第49页 |
| ·输入输出通道 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第4章 保护CPLD协处理部分 | 第51-66页 |
| ·保护系统的逻辑描述 | 第51-56页 |
| ·逻辑定义 | 第51页 |
| ·实现(对一个断路器或隔离开关而言) | 第51-52页 |
| ·CPLD的功能 | 第52页 |
| ·CPLD的工作过程 | 第52-53页 |
| ·信号统计 | 第53-56页 |
| ·各个开关的状态方程 | 第56-61页 |
| ·信号定义 | 第56页 |
| ·各个断路器与隔离开关的状态方程 | 第56-61页 |
| ·行为仿真 | 第61-65页 |
| ·合闸状态手动分合闸 | 第61-62页 |
| ·分闸状态手动分合闸 | 第62-63页 |
| ·合闸状态计算机给出限时速断与过流保护信号 | 第63页 |
| ·分闸状态计算机给出合闸信号 | 第63-64页 |
| ·合闸状态、使能屏蔽计算机合闸 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第5章 软件系统设计 | 第66-71页 |
| ·软件设计概述 | 第66页 |
| ·BOOTING设计 | 第66-68页 |
| ·初始化程序 | 第68页 |
| ·ADSP21160与保护逻辑CPLD模块间通讯子程序 | 第68页 |
| ·ADSP21160与主机间通讯子程序 | 第68-69页 |
| ·主程序 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 附件一 数字滤波M文件与程序说明 | 第75-78页 |
| 附件二:CPLD行为级描述程序 | 第78-95页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第95页 |
