基于FPGA的混沌DES加密系统的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 术语缩略对照表 | 第7-8页 |
| 目录 | 第8-11页 |
| 1 绪论 | 第11-21页 |
| ·研究背景 | 第11-14页 |
| ·密码学概述 | 第11-13页 |
| ·数据加密标准发展过程 | 第13-14页 |
| ·研究现状 | 第14-19页 |
| ·DES算法研究 | 第14-17页 |
| ·DES算法硬件实现研究 | 第17-19页 |
| ·论文研究意义 | 第19-20页 |
| ·论文研究内容及论文结构 | 第20-21页 |
| 2 混沌DES算法原理及系统开发环境 | 第21-41页 |
| ·数据加密标准DES算法原理 | 第21-30页 |
| ·加密算法原理简介 | 第21-22页 |
| ·初始序列变换IP | 第22-23页 |
| ·16轮运算 | 第23-27页 |
| ·子密钥生成 | 第27-29页 |
| ·逆初始置换 | 第29-30页 |
| ·TD-ERCS混沌系统 | 第30-31页 |
| ·混沌DES算法原理 | 第31-35页 |
| ·Shannon的"一次一密"理论 | 第31-32页 |
| ·分组密码密钥空间拓展原理 | 第32-35页 |
| ·开发语言与开发环境介绍 | 第35-41页 |
| ·硬件描述语言VHDL | 第35页 |
| ·QUARTUS Ⅱ开发环境 | 第35-37页 |
| ·芯片选择 | 第37-39页 |
| ·硬件平台 | 第39页 |
| ·设计方法 | 第39-41页 |
| 3 混沌DES加密系统的FPGA整体设计 | 第41-51页 |
| ·FPGA实现系统分析 | 第41-45页 |
| ·硬件实现方法分析 | 第41-42页 |
| ·性能参数 | 第42-43页 |
| ·关键技术 | 第43-45页 |
| ·混沌DES整体结构设计 | 第45-51页 |
| ·总体设计方案 | 第45-47页 |
| ·整体系统结构框图 | 第47-49页 |
| ·系统主控流程 | 第49-51页 |
| 4 混沌DES加密系统的FPGA模块设计与仿真 | 第51-74页 |
| ·UART控制器 | 第51-52页 |
| ·CPRSG | 第52-57页 |
| ·初始值缓存分配器 | 第53-54页 |
| ·TD-ERCS算法实现单元 | 第54-57页 |
| ·数据分配器 | 第57-60页 |
| ·明文缓存分配器 | 第57-59页 |
| ·密钥分配器 | 第59-60页 |
| ·DES算法实现模块 | 第60-70页 |
| ·运算模块 | 第62-65页 |
| ·S盒设计 | 第65-66页 |
| ·子密钥产生模块 | 第66-67页 |
| ·控制模块 | 第67-69页 |
| ·DES算法模块仿真 | 第69-70页 |
| ·结果序列缓存转换器 | 第70-74页 |
| 5 系统仿真性能测试与结果分析 | 第74-78页 |
| ·系统仿真性能测试 | 第74-77页 |
| ·实验结果分析 | 第77-78页 |
| 总结与展望 | 第78-80页 |
| 参考文献 | 第80-85页 |
| 附录 | 第85-94页 |
| 致谢 | 第94-95页 |
| 攻读学位期间主要的研究成果 | 第95页 |
