基于SOPC的动态脑电系统的研制
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-11页 |
| ·脑电研究的历史和现状 | 第9-10页 |
| ·本课题的设计及目标 | 第10页 |
| ·本课题的研究意义 | 第10-11页 |
| 第二章 信号采集系统的总体设计 | 第11-15页 |
| ·脑电信号的特征 | 第11页 |
| ·电极导联方式及安全性考虑 | 第11-13页 |
| ·电极导联方式 | 第11-13页 |
| ·安全性要求 | 第13页 |
| ·系统设计方案 | 第13-14页 |
| ·信号预处理 | 第14页 |
| ·模数转换 | 第14页 |
| ·SOPC 系统 | 第14页 |
| ·脑电信号采集系统的主要技术指标 | 第14-15页 |
| 第三章 脑电信号预处理 | 第15-24页 |
| ·总体设计 | 第15页 |
| ·前置放大 | 第15-18页 |
| ·基本要求 | 第15-16页 |
| ·放大电路 | 第16-18页 |
| ·高通滤波 | 第18-19页 |
| ·50HZ 陷波 | 第19-21页 |
| ·低通滤波 | 第21-22页 |
| ·后级放大电路 | 第22-24页 |
| 第四章 SOPC 硬件系统的设计 | 第24-40页 |
| ·基于FPGA 的SOPC 技术简介 | 第24-29页 |
| ·SOPC 的概念 | 第24-26页 |
| ·SOPC 的设计方法及流程 | 第26-28页 |
| ·基于FPGA 的数字信号处理的优越性 | 第28-29页 |
| ·硬件平台 | 第29-30页 |
| ·硬件系统设计 | 第30-31页 |
| ·NIOSⅡ处理器系统设计 | 第31-39页 |
| ·NiosⅡ软核的定制 | 第32-33页 |
| ·数字滤波器的设计 | 第33-34页 |
| ·ADC 采样控制设计 | 第34-36页 |
| ·SD 卡控制设计 | 第36-37页 |
| ·PLL 核设计 | 第37页 |
| ·SDRAM 控制器内核设计 | 第37-38页 |
| ·添加JTAG 、EPCS 核 | 第38-39页 |
| ·SOPC 系统的生成 | 第39-40页 |
| 第五章 仿真验证与软件设计 | 第40-44页 |
| ·仿真验证 | 第40-42页 |
| ·数字滤波器仿真 | 第40-42页 |
| ·SD 卡控制器仿真 | 第42页 |
| ·ADC 采样控制器仿真 | 第42页 |
| ·系统软件设计 | 第42-44页 |
| 结论与展望 | 第44-45页 |
| 参考文献 | 第45-48页 |
| 致谢 | 第48-49页 |
| 附录A 攻读学位期间发表的学术论文 | 第49页 |
