基于众核网络处理器的高性能安全存储系统设计与实现
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第9-17页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 ISCSI协议的安全性研究 | 第10页 |
| 1.3 众核网络处理器发展现状 | 第10-13页 |
| 1.4 论文研究内容及难点 | 第13-14页 |
| 1.4.1 研究的内容 | 第13页 |
| 1.4.2 研究的难点 | 第13-14页 |
| 1.5 论文组织结构 | 第14-17页 |
| 2 安全存储系统中的并行技术 | 第17-25页 |
| 2.1 并行方法 | 第17-19页 |
| 2.2 并行结构 | 第19-22页 |
| 2.3 多线程同步 | 第22-25页 |
| 3 基于TILERA的安全存储系统结构设计 | 第25-35页 |
| 3.1 方案论证 | 第25-26页 |
| 3.2 系统总体设计 | 第26-29页 |
| 3.2.1 控制平面 | 第27页 |
| 3.2.2 数据平面 | 第27-28页 |
| 3.2.3 控制平面与数据平面通信 | 第28-29页 |
| 3.3 网络报文处理模块功能设计 | 第29-31页 |
| 3.3.1 TCP流重组 | 第29-30页 |
| 3.3.2 iSCSI协议解析 | 第30页 |
| 3.3.3 数据拆分与报文复原 | 第30-31页 |
| 3.4 数据加解密模块功能设计 | 第31-35页 |
| 3.4.1 加解密通道通讯规范 | 第31-32页 |
| 3.4.2 密钥构成与管理 | 第32-35页 |
| 4 网络报文处理模块实现 | 第35-47页 |
| 4.1 关键数据结构 | 第35-36页 |
| 4.2 TCP流重组 | 第36-41页 |
| 4.2.1 TCP状态机约简 | 第36-38页 |
| 4.2.2 TCP分段重组算法 | 第38-40页 |
| 4.2.3 基于流表的流缓存机制 | 第40-41页 |
| 4.3 ISCSI协议解析 | 第41-47页 |
| 4.3.1 iSCSI报文格式 | 第42-43页 |
| 4.3.2 相关数据结构 | 第43-45页 |
| 4.3.3 iSCSI协议解析流程 | 第45-47页 |
| 5 数据加解密模块实现 | 第47-53页 |
| 5.1 3DES加密算法原理 | 第47-48页 |
| 5.2 基于MICA加速引擎的3DES算法应用 | 第48-51页 |
| 5.2.1 MiCA引擎内部结构 | 第48-49页 |
| 5.2.2 MiCA引擎硬件加速 | 第49-50页 |
| 5.2.3 MiCA引擎中3DES算法实现 | 第50-51页 |
| 5.3 密钥管理模块 | 第51-53页 |
| 6 进程通信与系统测试 | 第53-59页 |
| 6.1 共享内存数据结构 | 第53页 |
| 6.2 共享内存接口封装 | 第53-54页 |
| 6.3 共享内存缓冲机制 | 第54-56页 |
| 6.4 系统测试 | 第56-59页 |
| 6.4.1 功能测试 | 第56-57页 |
| 6.4.2 性能测试 | 第57-59页 |
| 7 总结与展望 | 第59-61页 |
| 7.1 工作总结 | 第59页 |
| 7.2 研究展望 | 第59-61页 |
| 参考文献 | 第61-67页 |
| 攻读学位期间研究成果清单 | 第67-69页 |
| 致谢 | 第69页 |
