基于FPGA的雷达显示终端的研制
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 研究背景 | 第9页 |
| 1.2 研究现状与发展趋势 | 第9-10页 |
| 1.3 研究目的与意义及本文简介 | 第10-12页 |
| 第二章 雷达显示终端系统设计 | 第12-21页 |
| 2.1 需求背景 | 第12页 |
| 2.2 接口需求 | 第12-13页 |
| 2.3 功能需求 | 第13页 |
| 2.4 方案选择 | 第13-14页 |
| 2.5 性能需求 | 第14页 |
| 2.6 组成 | 第14页 |
| 2.7 硬件设计 | 第14-16页 |
| 2.7.1 计算机选型 | 第14-15页 |
| 2.7.2 液晶显示器选型 | 第15页 |
| 2.7.3 原始视频板设计 | 第15-16页 |
| 2.8 软件设计 | 第16-20页 |
| 2.8.1 计算机应用软件 | 第16页 |
| 2.8.2 原始视频软件 | 第16-20页 |
| 2.9 系统界面 | 第20页 |
| 2.10 本章小结 | 第20-21页 |
| 第三章 原始视频显示板硬件设计 | 第21-46页 |
| 3.1 电磁兼容设计 | 第21-26页 |
| 3.1.1 滤波电路种类 | 第22页 |
| 3.1.2 低通滤波电路 | 第22页 |
| 3.1.3 时钟信号设计 | 第22-23页 |
| 3.1.4 PCB布线设计 | 第23-24页 |
| 3.1.5 电容布线设计 | 第24页 |
| 3.1.6 匹配电阻设计 | 第24-25页 |
| 3.1.7 复位电路抗干扰设计 | 第25-26页 |
| 3.2 原始视频显示板电路设计 | 第26-45页 |
| 3.2.1 DVI接口电路设计 | 第27-33页 |
| 3.2.2 双端口静态RAM电路设计 | 第33-35页 |
| 3.2.3 雷达接口电路设计 | 第35-37页 |
| 3.2.4 A/D电路设计 | 第37-38页 |
| 3.2.5 串行接口电路设计 | 第38-39页 |
| 3.2.6 FPGA电路设计 | 第39-43页 |
| 3.2.7 电源 | 第43-44页 |
| 3.2.8 VGA接口电路设计 | 第44页 |
| 3.2.9 设计实物图 | 第44-45页 |
| 3.3 本章小结 | 第45-46页 |
| 第四章 FPGA程序设计及测试验证 | 第46-64页 |
| 4.1 VHDL简介 | 第46页 |
| 4.2 A/R显示器设计 | 第46-53页 |
| 4.2.1 时钟脉冲发生器模块 | 第47页 |
| 4.2.2 距离压缩模块 | 第47-49页 |
| 4.2.3 移动距标产生模块 | 第49-50页 |
| 4.2.4 刻度产生模块 | 第50-51页 |
| 4.2.5 A显模块 | 第51页 |
| 4.2.6 R显模块 | 第51页 |
| 4.2.7 视频叠加模块 | 第51-53页 |
| 4.3 PPI显示器设计 | 第53-62页 |
| 4.3.1 余辉实现原理 | 第53-55页 |
| 4.3.2 控制命令的接收 | 第55-56页 |
| 4.3.3 扫描线设计 | 第56-57页 |
| 4.3.4 雷达数据处理 | 第57-58页 |
| 4.3.5 雷达信号模拟 | 第58-59页 |
| 4.3.6 串行通信模块设计 | 第59-62页 |
| 4.4 测试验证 | 第62-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第五章 全文总结与展望 | 第64-66页 |
| 5.1 全文总结 | 第64页 |
| 5.2 后续工作展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
