| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 课题背景与研究意义 | 第13-15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 论文研究的主要内容 | 第17-18页 |
| 第二章 BTC编译码原理及仿真分析 | 第18-33页 |
| 2.1 BTC编码原理 | 第18-20页 |
| 2.1.1 BTC简述 | 第18页 |
| 2.1.2 BTC编码原理 | 第18-20页 |
| 2.2 BTC译码原理 | 第20-26页 |
| 2.2.1 传统Chase-II译码算法 | 第20-22页 |
| 2.2.2 代数译码算法 | 第22-23页 |
| 2.2.3 判决码字D可靠性及软输出信息的计算 | 第23-25页 |
| 2.2.4 迭代译码算法 | 第25-26页 |
| 2.3 BTC性能仿真与分析 | 第26-29页 |
| 2.3.1 不同块状下的BTC仿真分析 | 第26-28页 |
| 2.3.2 不同交织器下的BTC仿真分析 | 第28-29页 |
| 2.4 BTC在多源协作下的仿真分析 | 第29-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 BTC在拉普拉斯白噪声下的性能研究 | 第33-47页 |
| 3.1 拉普拉斯噪声 | 第33-37页 |
| 3.1.1 拉普拉斯噪声概述 | 第33-34页 |
| 3.1.2 基于拉普拉斯白噪声下的接收器 | 第34-36页 |
| 3.1.3 拉普拉斯白噪声的仿真分析 | 第36-37页 |
| 3.2 基于拉普拉斯白噪声下的BTC译码原理 | 第37-40页 |
| 3.2.1 BTC的Chase-II译码算法步骤 | 第37-38页 |
| 3.2.2 最佳判决码字D的可靠性 | 第38-39页 |
| 3.2.3 软输出信息的计算 | 第39-40页 |
| 3.2.4 迭代译码算法 | 第40页 |
| 3.3 拉普拉斯白噪声下的BTC仿真分析 | 第40-46页 |
| 3.3.1 不同接收器下的BTC仿真分析 | 第40-41页 |
| 3.3.2 不同采样点下的BTC仿真分析 | 第41-43页 |
| 3.3.3 不同子码下的BTC仿真分析 | 第43-45页 |
| 3.3.4 不同迭代次数下的BTC仿真分析 | 第45-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 自适应双参数门限BTC译码算法研究 | 第47-60页 |
| 4.1 双参数门限BTC译码算法 | 第47-52页 |
| 4.1.1 基于传统Chase-II译码算法的研究与分析 | 第47-49页 |
| 4.1.2 双参数门限译码算法 | 第49-51页 |
| 4.1.3 双参数门限译码算法步骤 | 第51-52页 |
| 4.1.4 双参数门限译码算法复杂度定义 | 第52页 |
| 4.2 双参数门限BTC译码算法仿真分析 | 第52-59页 |
| 4.2.1 基于高斯白噪声系统的仿真分析 | 第53-58页 |
| 4.2.2 基于拉普拉斯白噪声系统的仿真分析 | 第58-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 BTC在拉普拉斯白噪声下的FPGA硬件仿真 | 第60-75页 |
| 5.1 BTC编码器的设计与实现 | 第60-65页 |
| 5.1.1 数据初始化模块 | 第60-61页 |
| 5.1.2 数据转换模块 | 第61-62页 |
| 5.1.3 编码模块 | 第62-64页 |
| 5.1.4 数据反转模块 | 第64-65页 |
| 5.1.5 顶层模块 | 第65页 |
| 5.2 信道模块设计与实现 | 第65-66页 |
| 5.3 BTC译码器的设计与实现 | 第66-74页 |
| 5.3.1 行译码模块 | 第67-72页 |
| 5.3.2 列译码模块 | 第72页 |
| 5.3.3 判决模块 | 第72-74页 |
| 5.4 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 全文总结 | 第75-76页 |
| 6.2 展望 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-82页 |
| 在学期间的研究成果及发表的学术论文 | 第82页 |