| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 引言 | 第9-10页 |
| 0.1 概述 | 第9-10页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 PCI 发展史 | 第10-12页 |
| 1.2 PCI Express 总线的提出 | 第12-13页 |
| 1.3 PCI Express 总线的前景 | 第13-16页 |
| 1.4 论文的组织结构 | 第16-17页 |
| 第2章 PCI Express 结构概述 | 第17-22页 |
| 2.1 PCI Express 简介 | 第17-18页 |
| 2.2 PCI Express 结构框架 | 第18-19页 |
| 2.3 PCI Express 物理层 | 第19-22页 |
| 第3章 PCI Express PCS 层测试 | 第22-41页 |
| 3.1 PCS 层模块 | 第22-25页 |
| 3.1.1 pcs_rx 模块 | 第22页 |
| 3.1.2 pcs_tx 模块 | 第22-23页 |
| 3.1.3 pcs_pdown 模块 | 第23-25页 |
| 3.1.4 beacon_detect 模块 | 第25页 |
| 3.1.5 tx_detect_rx 模块 | 第25页 |
| 3.1.6 PRBS_10bits_gen_and_check 模块 | 第25页 |
| 3.1.7 Manual_10bits_gen_and_check 模块 | 第25页 |
| 3.2 PCS 层测试原理 | 第25-27页 |
| 3.3 PCS 层功能实现 | 第27-29页 |
| 3.4 四路的 deskew | 第29-31页 |
| 3.5 De-skew 的逻辑设计 | 第31-35页 |
| 3.6 单路内部的自测试 | 第35-38页 |
| 3.7 四路的自测试 | 第38-41页 |
| 第4章 PCI Express PCS 层验证 | 第41-50页 |
| 4.1 PCS 层 FPGA 验证原因及原理 | 第41-42页 |
| 4.2 PCS 的发送与接收验证操作流程 | 第42-47页 |
| 4.2.1 Quartus II—新建 Project | 第42-43页 |
| 4.2.2 Quartus II——设置顶层文件 | 第43页 |
| 4.2.3 QuartusII——设置 pins | 第43-45页 |
| 4.2.4 QuartusII——设置 Device | 第45页 |
| 4.2.5 QuartusII——进行完整编译 | 第45页 |
| 4.2.6 烧录 flash 数据 | 第45-46页 |
| 4.2.7 下载程序到 FPGA | 第46页 |
| 4.2.8 SignalTap | 第46-47页 |
| 4.3 PCS 层的整体验证 | 第47-50页 |
| 第5章 结论与展望 | 第50-51页 |
| 5.1 结论 | 第50页 |
| 5.2 进一步工作的方向 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |
