基于VTD模型的XML硬件解析器研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第9-12页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 研究背景和目的 | 第12-14页 |
| 1.2 XML 硬件解析器的发展现状 | 第14-16页 |
| 1.3 本文的研究内容与结构 | 第16-18页 |
| 第二章 可扩展标记性语言及其解析模型 | 第18-29页 |
| 2.1 XML 语言简介 | 第18-25页 |
| 2.1.1 XML 技术的产生 | 第18-19页 |
| 2.1.2 XML 语言的优点 | 第19-20页 |
| 2.1.3 XML 语言的语法 | 第20-23页 |
| 2.1.4 XML SCHEMA 验证 | 第23-25页 |
| 2.2 常见的XML 解析器 | 第25-29页 |
| 2.2.1 DOM 解析模型 | 第25-26页 |
| 2.2.2 SAX/StAX 解析模型 | 第26-28页 |
| 2.2.3 VTD 解析模型 | 第28-29页 |
| 第三章 XML 解析器的分析与比较 | 第29-43页 |
| 3.1 分析XML 解析器的必要性 | 第29-30页 |
| 3.2 XML 解析过程的分析 | 第30-32页 |
| 3.2.1 字符转换 | 第30页 |
| 3.2.2 词法分析 | 第30-31页 |
| 3.2.3 句法分析 | 第31-32页 |
| 3.3 解析模型的数据表达 | 第32-35页 |
| 3.3.1 DOM 和VTD 模型的数据表达 | 第32-34页 |
| 3.3.2 SAX 和StAX 模型的数据表达 | 第34-35页 |
| 3.4 各种解析器的特性比较 | 第35-41页 |
| 3.4.1 串流能力 | 第35-39页 |
| 3.4.2 访问与修改能力 | 第39-40页 |
| 3.4.3 硬件加速能力 | 第40-41页 |
| 3.5 解析模型的选择 | 第41-43页 |
| 第四章 XML 解析器的改进 | 第43-54页 |
| 4.1 解析过程的并行化 | 第43-48页 |
| 4.1.1 分块解析方法的提出 | 第43-47页 |
| 4.1.2 分块解析方法的实例 | 第47-48页 |
| 4.2 解析结果的数据压缩 | 第48-54页 |
| 4.2.1 对解析结果进行压缩的可行性 | 第48-49页 |
| 4.2.2 压缩后的文档结构 | 第49-51页 |
| 4.2.3 解析结果压缩的过程 | 第51-53页 |
| 4.2.4 压缩后文档的访问与修改 | 第53-54页 |
| 第五章 VTD 模型在FPGA 上的实现 | 第54-68页 |
| 5.1 可编程片上系统简介 | 第54-55页 |
| 5.2 系统开发工具与开发环境 | 第55-57页 |
| 5.2.1 系统的硬件平台 | 第55页 |
| 5.2.2 系统的开发语言 | 第55-56页 |
| 5.2.3 系统设计的EDA 工具 | 第56-57页 |
| 5.3 解析器系统总体设计方案 | 第57-59页 |
| 5.3.1 系统设计目标 | 第57页 |
| 5.3.2 VTD 解析模块方案 | 第57-58页 |
| 5.3.3 NIOS II 系统解析查询模块 | 第58-59页 |
| 5.4 各解析器模块的设计与实现 | 第59-68页 |
| 5.4.1 XML 文件的存取 | 第59-61页 |
| 5.4.2 XML 词法分析部分的设计 | 第61-64页 |
| 5.4.3 XML 句法分析部分的设计 | 第64-65页 |
| 5.4.4 解析记录的生成 | 第65-68页 |
| 第六章 系统仿真与测试 | 第68-77页 |
| 6.1 XML 文档解析过程仿真 | 第68-71页 |
| 6.1.1 仿真工具ModelSim | 第68页 |
| 6.1.2 仿真设计和仿真结果 | 第68-71页 |
| 6.2 XML 文档解析测试 | 第71-77页 |
| 6.2.1 串口通信模块的设计 | 第71-72页 |
| 6.2.2 查询功能模块的设计 | 第72-74页 |
| 6.2.3 测试过程与结果 | 第74-77页 |
| 第七章 总结 | 第77-79页 |
| 7.1 本文总结 | 第77页 |
| 7.2 研究展望 | 第77-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 攻读学位期间发表的学术论文 | 第83-85页 |
