基于FPGA的单一图像识别算法设计
| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 论文的研究目的与意义 | 第9-10页 |
| 1.2 国内外研究现状及发展 | 第10-13页 |
| 1.2.1 手写体图像识别的现状及发展 | 第10-11页 |
| 1.2.2 FPGA应用的现状及发展 | 第11-12页 |
| 1.2.3 深度学习发展现状 | 第12-13页 |
| 1.3 论文的主要研究内容 | 第13-14页 |
| 第2章 手写体图像识别技术基础 | 第14-30页 |
| 2.1 神经网络基础 | 第14-22页 |
| 2.1.1 感知器 | 第14-16页 |
| 2.1.2 Sigmoid和Softmax | 第16-18页 |
| 2.1.3 BP网络 | 第18-20页 |
| 2.1.4 受限玻尔兹曼机 | 第20-22页 |
| 2.2 深度置信网络 | 第22-24页 |
| 2.2.1 深度置信网络的结构 | 第22-23页 |
| 2.2.2 深度置信网络的训练思想 | 第23-24页 |
| 2.3 手写体图像预处理 | 第24-28页 |
| 2.3.1 图像二值化 | 第24-26页 |
| 2.3.2 平滑去噪 | 第26页 |
| 2.3.3 图像矫正 | 第26-27页 |
| 2.3.4 大小归一化 | 第27-28页 |
| 2.4 特征提取 | 第28页 |
| 2.5 本章小结 | 第28-30页 |
| 第3章 手写体图像识别算法和平台设计 | 第30-42页 |
| 3.1 总体设计 | 第31-34页 |
| 3.1.1 整体结构设计 | 第32-33页 |
| 3.1.2 功能模块设计 | 第33页 |
| 3.1.3 DBNs识别算法的流程 | 第33-34页 |
| 3.2 DBNs分类器设计及训练 | 第34-39页 |
| 3.2.1 基本组成结构 | 第34-35页 |
| 3.2.2 DBNs网络深度 | 第35-36页 |
| 3.2.3 贪心逐层训练 | 第36-38页 |
| 3.2.4 基于反馈传播的全局训练 | 第38-39页 |
| 3.3 手写体图像识别 | 第39-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 手写体图像识别的Verilog设计 | 第42-92页 |
| 4.1 系统开发环境介绍 | 第43-45页 |
| 4.1.1 开发工具简介 | 第43-44页 |
| 4.1.2 开发设计语言 | 第44-45页 |
| 4.1.3 仿真与调试工具 | 第45页 |
| 4.2 硬件平台 | 第45-54页 |
| 4.2.1 FPGA平台 | 第45-47页 |
| 4.2.2 DDR2 | 第47-50页 |
| 4.2.3 SD Card | 第50-51页 |
| 4.2.4 VGA编码芯片 | 第51-54页 |
| 4.3 FPGA工作总体流程 | 第54-56页 |
| 4.4 系统算法Verilog设计 | 第56-72页 |
| 4.4.1 浮点数运算 | 第56-61页 |
| 4.4.2 矩阵运算 | 第61-64页 |
| 4.4.3 图像数据获取 | 第64-65页 |
| 4.4.4 DBNs权值转储 | 第65-68页 |
| 4.4.5 DBNs分类器 | 第68-71页 |
| 4.4.6 判别模块 | 第71-72页 |
| 4.5 系统控制器Verilog设计 | 第72-82页 |
| 4.5.1 SD卡控制器 | 第72-76页 |
| 4.5.2 内存控制器 | 第76-80页 |
| 4.5.3 VGA控制器 | 第80-82页 |
| 4.6 仿真与调试 | 第82-91页 |
| 4.6.1 Quartus II编程 | 第82-84页 |
| 4.6.2 Modelsim仿真 | 第84-85页 |
| 4.6.3 Signaltap II调试 | 第85-88页 |
| 4.6.4 系统联调 | 第88-91页 |
| 4.7 本章小结 | 第91-92页 |
| 结论 | 第92-94页 |
| 参考文献 | 第94-99页 |
| 附录 | 第99-103页 |
| 致谢 | 第103-104页 |
| 攻读硕士学位期间发表的学术论文 | 第104-105页 |
| 攻读硕士学位期间参加的科研项目 | 第105-106页 |
| 攻读硕士学位期间取得的科研成果 | 第106页 |
