| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 缩略词 | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 课题研究背景及意义 | 第12-13页 |
| 1.2 国内外研究现状分析 | 第13-15页 |
| 1.3 本文的研究目标与内容 | 第15页 |
| 1.4 本文的结构安排 | 第15-17页 |
| 第二章 宽带雷达目标模拟系统原理与组成 | 第17-24页 |
| 2.1 宽带雷达目标模拟系统基本原理 | 第17-20页 |
| 2.1.1 射频仿真系统组成 | 第17-18页 |
| 2.1.2 宽带雷达目标模拟系统工作原理 | 第18页 |
| 2.1.3 宽带雷达目标模拟系统主要参数指标 | 第18-20页 |
| 2.2 宽带低杂散数字射频存储系统 | 第20-22页 |
| 2.2.1 宽带数字射频存储系统工作原理 | 第20-21页 |
| 2.2.2 宽带数字射频存储系统性能需求分析 | 第21-22页 |
| 2.3 数字自动增益控制系统 | 第22-23页 |
| 2.3.1 自动增益控制理论分析 | 第22-23页 |
| 2.3.2 自动增益控制系统性能需求分析 | 第23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 宽带数字射频存储系统的设计与分析 | 第24-52页 |
| 3.1 宽带数字射频存储系统硬件设计 | 第24-25页 |
| 3.2 宽带ADC模块设计与分析 | 第25-32页 |
| 3.2.1 宽带ADC前端设计 | 第25-26页 |
| 3.2.2 理想双通道采样模型 | 第26-27页 |
| 3.2.3 宽带ADC杂散性能分析 | 第27-31页 |
| 3.2.4 采样数据预处理 | 第31-32页 |
| 3.3 宽带DAC模块设计与分析 | 第32-37页 |
| 3.3.1 理想宽带DAC模型 | 第33-34页 |
| 3.3.2 宽带DAC杂散性能分析 | 第34-36页 |
| 3.3.3 重构数据预处理 | 第36-37页 |
| 3.4 宽带数字射频存储系统外围电路设计 | 第37-38页 |
| 3.4.1 USB3.0 高速接口设计 | 第37-38页 |
| 3.4.2 FPGA配置程序加载方案 | 第38页 |
| 3.5 宽带射频接收电路对数字射频存储系统的性能影响分析 | 第38-45页 |
| 3.5.1 宽带射频接收电路工作原理 | 第38-40页 |
| 3.5.2 混频器对数字射频存储系统性能的影响分析 | 第40-45页 |
| 3.6 宽带数字射频存储高速电路信号完整性设计与分析 | 第45-51页 |
| 3.6.1 单一网络信号失真分析及优化 | 第45-46页 |
| 3.6.2 传输线相互干扰分析及优化 | 第46-49页 |
| 3.6.3 电源完整性及噪声分析 | 第49-51页 |
| 3.7 本章小结 | 第51-52页 |
| 第四章 数字自动增益控制系统设计与实现 | 第52-59页 |
| 4.1 数字自动增益控制系统的硬件设计 | 第52页 |
| 4.2 关键模块性能分析 | 第52-56页 |
| 4.2.1 对数检波器性能分析 | 第52-54页 |
| 4.2.2 可变增益放大器性能分析 | 第54-56页 |
| 4.3 增益快速收敛算法设计 | 第56-57页 |
| 4.4 数字自动增益控制系统性能测试与分析 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 第五章 宽带数字射频存储系统性能测试与分析 | 第59-69页 |
| 5.1 宽带数字射频存储系统实物及测试环境 | 第59-60页 |
| 5.2 宽带ADC性能测试与分析 | 第60-63页 |
| 5.3 宽带DAC性能测试与分析 | 第63-66页 |
| 5.4 数字射频存储系统整体性能测试与分析 | 第66-68页 |
| 5.5 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 在学期间的研究成果及发表的学术论文 | 第75页 |
