| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·课题背景 | 第9-10页 |
| ·PDP 技术发展现状 | 第10-12页 |
| ·本论文的主要工作 | 第12-13页 |
| 第二章 PDP 工作原理 | 第13-21页 |
| ·PDP 显示屏及其行扫描驱动电路 | 第13-17页 |
| ·表面放电型AC-PDP 的结构及工作原理 | 第13-14页 |
| ·PDP 行扫描驱动电路设计 | 第14-17页 |
| ·SOI 技术简介 | 第17-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 PDP 行扫描驱动IC 中的SOI 高压器件设计 | 第21-54页 |
| ·SOI 高压集成电路中的隔离技术 | 第21-23页 |
| ·PN 结隔离 | 第21-22页 |
| ·LOCOS 隔离 | 第22-23页 |
| ·深槽隔离 | 第23页 |
| ·200V SOI NLDMOS 设计 | 第23-38页 |
| ·NLDMOS 阈值电压设计 | 第24-26页 |
| ·SOI 器件耐压机理 | 第26-31页 |
| ·漂移区掺杂浓度对器件耐压影响 | 第31-35页 |
| ·栅场板长度对击穿电压的影响 | 第35-37页 |
| ·N-buffer 层对NLDMOS 击穿电压的影响 | 第37-38页 |
| ·200V SOI PLDMOS 设计 | 第38-42页 |
| ·阈值电压设计 | 第39-40页 |
| ·PLDMOS 击穿电压优化设计 | 第40-42页 |
| ·输出端设计 | 第42-52页 |
| ·LIGBT 关断耐压优化 | 第44-46页 |
| ·LIGBT 开态耐压优化设计 | 第46-48页 |
| ·关断时间仿真 | 第48-52页 |
| ·本章小结 | 第52-54页 |
| 第四章 PDP 行扫描驱动电路工艺设计 | 第54-72页 |
| ·工艺设计流程 | 第54-57页 |
| ·高压NLDMOS 工艺参数优化 | 第57-61页 |
| ·P 型沟道区注入剂量优化 | 第57-58页 |
| ·N-buffer 层优化 | 第58-60页 |
| ·顶层硅厚度和电阻率容差 | 第60-61页 |
| ·高压PLDMOS 工艺参数优化 | 第61-64页 |
| ·N-body 注入剂量优化 | 第61-62页 |
| ·P-drift 注入剂量优化 | 第62页 |
| ·P-buffer 层的影响 | 第62-64页 |
| ·顶层硅厚度和电阻率容差分析 | 第64页 |
| ·输出端LIGBT 优化设计 | 第64-67页 |
| ·深P+注入设计 | 第64-65页 |
| ·N-buffer 注入优化设计 | 第65-66页 |
| ·仿真关断时间 | 第66-67页 |
| ·版图绘制 | 第67-69页 |
| ·测试结果 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 总结 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76-77页 |