| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 二进制翻译技术及其发展 | 第10-14页 |
| 1.1.1 静态二进制翻译 | 第11页 |
| 1.1.2 动态二进制翻译 | 第11-12页 |
| 1.1.3 两种翻译技术的比较 | 第12-13页 |
| 1.1.4 二进制翻译技术的应用与发展 | 第13-14页 |
| 1.2 关于本文 | 第14-15页 |
| 1.2.1 研究目标 | 第14页 |
| 1.2.2 全文结构 | 第14-15页 |
| 第二章 X86 和ARM 处理器的架构和指令 | 第15-32页 |
| 2.1 80X86 CPU 工作模式 | 第15-16页 |
| 2.1.1 实模式 | 第15-16页 |
| 2.1.2 保护模式 | 第16页 |
| 2.2 80X86 寄存器组 | 第16-19页 |
| 2.2.1 通用寄存器 | 第16-18页 |
| 2.2.2 段寄存器 | 第18页 |
| 2.2.3 专用寄存器 | 第18-19页 |
| 2.3 32 位80X86 指令及其寻址方式 | 第19-21页 |
| 2.3.1 32 位80x86 指令 | 第19页 |
| 2.3.2 32 位80x86 指令寻址方式 | 第19-21页 |
| 2.4 80X86 指令格式 | 第21-24页 |
| 2.4.1 寄存器编码 | 第21-22页 |
| 2.4.2 条件测试编码 | 第22-23页 |
| 2.4.3 ModR/M 字节与32 位寻址方式 | 第23-24页 |
| 2.5 ARM 处理器模式 | 第24页 |
| 2.6 ARM 寄存器组 | 第24-27页 |
| 2.6.1 未分组寄存器与分组寄存器 | 第25页 |
| 2.6.2 程序计数器R15 | 第25-26页 |
| 2.6.3 程序状态寄存器与条件码 | 第26-27页 |
| 2.7 ARM 指令寻址 | 第27页 |
| 2.8 ARM 指令编码格式 | 第27-30页 |
| 2.8.1 数据处理指令格式 | 第27-29页 |
| 2.8.2 跳转指令B 和跳转链接指令BL | 第29页 |
| 2.8.3 单数据传输指令LDR 和STR | 第29-30页 |
| 2.9 X86 指令集和ARM 指令集 | 第30-31页 |
| 2.9.1 x86 指令集 | 第30页 |
| 2.9.2 ARM 指令集 | 第30-31页 |
| 2.10 本章小结 | 第31-32页 |
| 第三章 译码器实现方法 | 第32-40页 |
| 3.1 译码模块的实现方法 | 第32-36页 |
| 3.1.1 指令地址对应关系 | 第32-33页 |
| 3.1.2 寄存器对应关系 | 第33-34页 |
| 3.1.3 测试条件对应关系 | 第34-35页 |
| 3.1.4 x86 指令分类 | 第35页 |
| 3.1.5 ARM 立即数 | 第35-36页 |
| 3.2 译码器的应用与限制 | 第36-39页 |
| 3.2.1 译码器支持的x86 指令 | 第36-38页 |
| 3.2.2 译码器的应用限制 | 第38-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 译码器系统设计 | 第40-48页 |
| 4.1 译码器系统架构 | 第40-41页 |
| 4.2 译码器内部模块结构 | 第41-42页 |
| 4.3 译码器系统接口模块 | 第42-47页 |
| 4.3.1 FIFO 模块 | 第42-43页 |
| 4.3.2 Communicate 模块接口定义 | 第43-44页 |
| 4.3.3 AHB interface 1 模块接口定义 | 第44页 |
| 4.3.4 AHB interface 2 模块接口定义 | 第44-45页 |
| 4.3.5 Decoder & TLB 模块接口定义 | 第45-46页 |
| 4.3.6 Decoder 和TLB 模块的内部接口 | 第46-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第五章 译码模块的设计及优化 | 第48-62页 |
| 5.1 DECODER 模块的设计 | 第48-54页 |
| 5.1.1 Decoder 模块接口定义 | 第48-49页 |
| 5.1.2 Decoder 模块的内部结构 | 第49-51页 |
| 5.1.3 Decoder 内部结构模块 | 第51-54页 |
| 5.2 TLB 模块的设计 | 第54-57页 |
| 5.2.1 TLB 模块的接口定义 | 第54-55页 |
| 5.2.2 TLB 模块的内部结构 | 第55页 |
| 5.2.3 TLB 内部结构模块 | 第55-57页 |
| 5.3 译码模块的优化 | 第57-58页 |
| 5.4 仿真结果 | 第58-61页 |
| 5.5 本章小结 | 第61-62页 |
| 第六章 译码模块的验证与集成 | 第62-68页 |
| 6.1 算法验证 | 第62-65页 |
| 6.1.1 Hash 算法 | 第62页 |
| 6.1.2 针对译码器的Hash 算法实现 | 第62-63页 |
| 6.1.3 Hash 算法的验证 | 第63-65页 |
| 6.2 ARM 系统的集成 | 第65-67页 |
| 6.2.1 系统结构的搭建 | 第65-66页 |
| 6.2.2 系统瓶颈及解决 | 第66页 |
| 6.2.3 系统的仿真结果 | 第66-67页 |
| 6.3 本章小结 | 第67-68页 |
| 第七章 总结与展望 | 第68-69页 |
| 7.1 总结 | 第68页 |
| 7.2 展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 附录1 | 第71-73页 |
| 附录2 | 第73-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间已发表或录用的论文 | 第78页 |
