| 致谢 | 第6-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8页 |
| 1 绪论 | 第16-21页 |
| 1.1 研究背景 | 第16-17页 |
| 1.2 国内、外研究现状及其发展趋势 | 第17-20页 |
| 1.3 论文结构安排 | 第20-21页 |
| 2 △-Σ ADC基本原理 | 第21-41页 |
| 2.1 主要性能指标 | 第21-25页 |
| 2.1.1 信号带宽及采样频率 | 第21-22页 |
| 2.1.2 转换速度 | 第22页 |
| 2.1.3 分辨率与转换精度 | 第22-23页 |
| 2.1.4 信噪比(SNR) | 第23-24页 |
| 2.1.5 微分非线性(DNL)与积分非线性(INL) | 第24页 |
| 2.1.6 总谐波失真(THD) | 第24-25页 |
| 2.2 △-Σ调制器基本原理 | 第25-28页 |
| 2.2.1 过采样 | 第25-26页 |
| 2.2.2 噪声整形 | 第26-28页 |
| 2.2.3 多位量化 | 第28页 |
| 2.3 A-Σ ADC基本结构 | 第28-33页 |
| 2.3.1 单环结构 | 第28-32页 |
| 2.3.2 MASH结构 | 第32-33页 |
| 2.3.3 其他结构 | 第33页 |
| 2.4 非理想因素设计挑战 | 第33-39页 |
| 2.4.1 关导通电阻 | 第33-35页 |
| 2.4.2 噪声 | 第35-37页 |
| 2.4.3 运算放大器非理想特性 | 第37-39页 |
| 2.5 失调影响 | 第39页 |
| 2.6 本章小结 | 第39-41页 |
| 3 △-∑调制器设计实现 | 第41-91页 |
| 3.1 设计指标 | 第41-42页 |
| 3.2 系统建模 | 第42-57页 |
| 3.2.1 系统结构 | 第42-45页 |
| 3.2.2 参数确定 | 第45-49页 |
| 3.2.3 内部噪声分析 | 第49-54页 |
| 3.2.4 加入积分器非理想因素系统仿真 | 第54-57页 |
| 3.2.5 建模总结 | 第57页 |
| 3.3 电路设计 | 第57-83页 |
| 3.3.1 理想电路仿真 | 第57-61页 |
| 3.3.2 时钟电路 | 第61-67页 |
| 3.3.3 量化器 | 第67-69页 |
| 3.3.4 运算放大器 | 第69-81页 |
| 3.3.5 前仿总结 | 第81-83页 |
| 3.4 版图及后仿 | 第83-88页 |
| 3.4.1 运放后仿 | 第83-85页 |
| 3.4.2 量化器后仿 | 第85-86页 |
| 3.4.3 系统后仿 | 第86-88页 |
| 3.5 本章小结 | 第88-91页 |
| 4 芯片测试 | 第91-95页 |
| 5 总结与展望 | 第95-97页 |
| 5.1 论文总结 | 第95页 |
| 5.2 工作展望 | 第95-97页 |
| 参考文献 | 第97-104页 |
| 攻读学位期间科研成果 | 第104页 |