摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
第一章 绪论 | 第9-13页 |
1.1 Link16数据链的发展及现状 | 第9-10页 |
1.2 LDCP码的发展 | 第10-11页 |
1.3 论文研究背景 | 第11页 |
1.4 本文的主要研究工作与论文安排 | 第11-13页 |
第二章 Link16与多元LDPC码 | 第13-25页 |
2.1 Link16时隙分配 | 第13页 |
2.2 Link16消息类型及封装结构 | 第13-16页 |
2.2.1 Link16消息结构 | 第13-14页 |
2.2.2 Link16消息封装格式 | 第14-15页 |
2.2.3 J系列消息 | 第15页 |
2.2.4 RTT消息 | 第15-16页 |
2.3 Link16中的抗干扰技术 | 第16-19页 |
2.3.1 循环冗余编码 | 第16-17页 |
2.3.2 RS编码 | 第17-18页 |
2.3.3 CCSK扩频 | 第18页 |
2.3.4 MSK调制 | 第18-19页 |
2.3.5 跳频 | 第19页 |
2.4 多元LDPC码 | 第19-20页 |
2.5 多元LDPC码的构造 | 第20-22页 |
2.5.1 PEG构造算法 | 第20-21页 |
2.5.2 有限几何构造法 | 第21-22页 |
2.6 多元LDPC码的编码 | 第22页 |
2.7 多元LDPC码的译码 | 第22-24页 |
2.8 本章小结 | 第24-25页 |
第三章 多元LDPC码在Link16中的应用 | 第25-47页 |
3.1 Link16的BER性能研究 | 第25-28页 |
3.1.1 Link16在AWGN信道中的BER性能分析 | 第25-28页 |
3.1.2 Link16在突发差错信道下的BER性能研究 | 第28页 |
3.2 多元LDPC码在Link16中的应用 | 第28-37页 |
3.2.1 基于矩阵弥散的多元准循环LDPC码的构造法 | 第29-32页 |
3.2.2 多元LDPC码的编码方案设计 | 第32-34页 |
3.2.3 针对突发差错信道的改进BP译码算法 | 第34-37页 |
3.3 改进型Link16的BER性能分析 | 第37-39页 |
3.4 仿真结果与结论 | 第39-44页 |
3.4.1 原Link16的BER性能仿真 | 第39-40页 |
3.4.2 改进型Link16与原Link16性能对比 | 第40-41页 |
3.4.3 改进型BP译码算法与原BP译码算法的BER性能对比 | 第41-43页 |
3.4.4 改进型BP译码算法与原BP译码算法迭代次数对比 | 第43-44页 |
3.5 本章小结 | 第44-47页 |
第四章 Link16在DSP中的实现 | 第47-69页 |
4.1 原Link16在DSP中的实现 | 第47-60页 |
4.1.1 硬件平台与软件平台的选取 | 第47-48页 |
4.1.2 Link16的Boot启动实现 | 第48-51页 |
4.1.3 任务间通信机制的设计与实现 | 第51-53页 |
4.1.4 TSK_SYS_CTRL任务的设计与实现 | 第53-55页 |
4.1.5 TSK MSG_PROC任务的设计与实现 | 第55-56页 |
4.1.6 TSK_UP_ LINK任务的设计 | 第56-58页 |
4.1.7 TSK-DOWN_LINK任务的设计与实现 | 第58-59页 |
4.1.8 TSK_HW_STATE任务的设计与实现 | 第59-60页 |
4.2 改进型Link16数据链在DSP上的实现 | 第60-68页 |
4.2.1 多元LDPC码检验矩阵在DSP中的存储方案的设计 | 第60-61页 |
4.2.2 改进型Link16中编码方案的实现 | 第61-62页 |
4.2.3 改进型Link16数据链中的译码方案的实现 | 第62-64页 |
4.2.4 改进型Link16数据链的整体实现 | 第64-65页 |
4.2.5 原Link16与改进型Link16的抗干扰性能对比 | 第65-67页 |
4.2.6 原Link16与改进型Link16的实时性对比 | 第67-68页 |
4.3 本章小结 | 第68-69页 |
第五章 总结与展望 | 第69-71页 |
5.1 研究工作总结 | 第69-70页 |
5.2 不足与展望 | 第70-71页 |
参考文献 | 第71-75页 |
附录 缩略语 | 第75-77页 |
致谢 | 第77-79页 |
攻读学位期间发表的学术论文目录 | 第79页 |