自举驱动式多路输出同步整流芯片的设计
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-13页 |
| 1.1 选题背景及研究意义 | 第8-10页 |
| 1.2 本课题的研究现状及发展趋势 | 第10-11页 |
| 1.3 本课题研究的主要内容和设计目标 | 第11-13页 |
| 2 同步整流关键技术 | 第13-20页 |
| 2.1 同步整流器件的特性 | 第13-15页 |
| 2.2 同步整流技术 | 第15-19页 |
| 2.2.1 同步整流技术对于效率的贡献 | 第15-17页 |
| 2.2.2 同步整流器的驱动方式 | 第17-19页 |
| 2.3 本章小结 | 第19-20页 |
| 3 芯片的电路组成及工作原理 | 第20-34页 |
| 3.1 芯片功能概述 | 第20-23页 |
| 3.1.1 芯片的工作原理 | 第20-22页 |
| 3.1.2 芯片各引脚功能定义 | 第22-23页 |
| 3.2 驱动芯片的系统设计 | 第23-24页 |
| 3.3 反激变换器的组成和工作原理 | 第24-28页 |
| 3.3.1 反激变换器的组成 | 第24-25页 |
| 3.3.2 反激变换器的工作模式 | 第25-28页 |
| 3.4 驱动芯片同步整流的工作原理 | 第28-32页 |
| 3.5 驱动芯片自举功能的工作原理 | 第32-33页 |
| 3.6 本章小结 | 第33-34页 |
| 4 芯片内部电路模块的设计与仿真 | 第34-51页 |
| 4.1 模拟电路设计 | 第34-45页 |
| 4.1.1 迟滞比较器的设计 | 第34-38页 |
| 4.1.2 电流基准的设计 | 第38-40页 |
| 4.1.3 电压基准的设计 | 第40-41页 |
| 4.1.4 CMOS传输门的设计 | 第41-42页 |
| 4.1.5 欠压保护电路的设计 | 第42-44页 |
| 4.1.6 自举电路的设计 | 第44-45页 |
| 4.2 逻辑电路设计 | 第45-50页 |
| 4.2.1 反相器的设计 | 第45-46页 |
| 4.2.2 与门和或门的设计 | 第46-47页 |
| 4.2.3 基本RS触发器的设计 | 第47-48页 |
| 4.2.4 T′触发器的设计 | 第48-50页 |
| 4.3 本章小结 | 第50-51页 |
| 5 版图设计及验证 | 第51-56页 |
| 5.1 芯片的版图设计 | 第51-53页 |
| 5.1.1 基本集成电路工艺介绍 | 第51页 |
| 5.1.2 版图设计 | 第51-52页 |
| 5.1.3 版图布局 | 第52-53页 |
| 5.2 芯片版图的检查验证 | 第53-55页 |
| 5.2.1 DRC验证 | 第54页 |
| 5.2.2 LVS验证 | 第54-55页 |
| 5.3 本章小结 | 第55-56页 |
| 6 总结与展望 | 第56-57页 |
| 6.1 总结 | 第56页 |
| 6.2 展望 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 附录 | 第61页 |
