基于GPU的阵列雷达信号处理技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景和意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-14页 |
| 1.2.1 GPU通用计算研究现状 | 第10-12页 |
| 1.2.2 基于GPU的雷达信号处理技术研究现状 | 第12-14页 |
| 1.3 本文的主要工作 | 第14-15页 |
| 第二章 GPU通用计算模型 | 第15-25页 |
| 2.1 GPU硬件架构 | 第15-19页 |
| 2.1.1 流多处理器结构 | 第16-17页 |
| 2.1.2 多级存储器模型 | 第17-19页 |
| 2.2 CUDA编程模型 | 第19-23页 |
| 2.2.1 CPU+GPU模式 | 第19-21页 |
| 2.2.2 CUDA软件体系 | 第21-23页 |
| 2.3 CUDA编程优化策略 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 阵列雷达信号处理系统算法设计与实现 | 第25-43页 |
| 3.1 信号处理系统框架 | 第25-27页 |
| 3.2 信号处理系统实现方案 | 第27-42页 |
| 3.2.1 DBF模块算法设计与实现 | 第27-30页 |
| 3.2.2 脉冲压缩模块算法设计与实现 | 第30-35页 |
| 3.2.3 MTI、MTD模块算法设计与实现 | 第35-36页 |
| 3.2.4 CFAR检测模块算法设计与实现 | 第36-38页 |
| 3.2.5 旁瓣匿影、和差测角模块算法设计与实现 | 第38-41页 |
| 3.2.6 距离、方位凝聚模块算法设计与实现 | 第41-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第四章 阵列雷达信号处理系统GPU实现与优化 | 第43-64页 |
| 4.1 DBF模块GPU实现与优化 | 第44-47页 |
| 4.1.1 GPU实现方法 | 第44-45页 |
| 4.1.2 线程网格与线程同步的影响 | 第45-47页 |
| 4.2 脉冲压缩模块GPU实现与优化 | 第47-50页 |
| 4.2.1 GPU实现方法 | 第47-49页 |
| 4.2.2 网格划分与存储器优化 | 第49-50页 |
| 4.3 MTI、MTD模块GPU实现与优化 | 第50-55页 |
| 4.3.1 GPU实现方法 | 第50-52页 |
| 4.3.2 运算量与数据量的影响 | 第52-53页 |
| 4.3.3 MTI算法流程与矩阵转置优化 | 第53-55页 |
| 4.4 CFAR检测模块GPU实现与优化 | 第55-58页 |
| 4.4.1 GPU实现方法 | 第55-57页 |
| 4.4.2 共享内存加速 | 第57-58页 |
| 4.5 旁瓣匿影、和差测角模块GPU实现 | 第58-61页 |
| 4.6 实测数据系统验证 | 第61-63页 |
| 4.6.1 实测数据 | 第61-62页 |
| 4.6.2 处理结果 | 第62-63页 |
| 4.7 本章小结 | 第63-64页 |
| 第五章 系统测试及结果分析 | 第64-69页 |
| 5.1 测试环境描述 | 第64页 |
| 5.2 系统联调测试 | 第64-68页 |
| 5.3 测试结果分析 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 6.1 工作总结 | 第69页 |
| 6.2 研究展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间取得的成果 | 第74-75页 |
