基于FPGA的高精度、多通道时间数字转换器设计
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 注释表 | 第8-9页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 研究背景与意义 | 第9-11页 |
| 1.1.1 时间数字转换器的应用背景 | 第9页 |
| 1.1.2 精密时间间隔测量的研究意义 | 第9-10页 |
| 1.1.3 多通道时间间隔测量的研究意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.3 论文研究内容与章节安排 | 第14-16页 |
| 1.3.1 论文研究内容 | 第14页 |
| 1.3.2 论文章节安排 | 第14-16页 |
| 第2章 时间数字转换器设计方法 | 第16-28页 |
| 2.1 时间数字转换器概念 | 第16页 |
| 2.2 时间数字转换器设计的一般方法 | 第16-25页 |
| 2.2.1 脉冲计数法 | 第16-17页 |
| 2.2.2 时间幅度转换法 | 第17-18页 |
| 2.2.3 时间间隔扩展方法 | 第18-19页 |
| 2.2.4 抽头延迟线法 | 第19-22页 |
| 2.2.5 多相时钟采样法 | 第22-23页 |
| 2.2.6 游标法 | 第23-25页 |
| 2.3 多通道扩展 | 第25-26页 |
| 2.4 不同设计方法特点分析 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 FPGA-TDC电路设计与实现 | 第28-59页 |
| 3.1 TDC设计相关FPGA内部资源简介 | 第28-32页 |
| 3.1.1 可配置逻辑块（CLB） | 第28-30页 |
| 3.1.2 时钟资源 | 第30-32页 |
| 3.1.3 布局布线资源 | 第32页 |
| 3.2 系统总体设计方案 | 第32-34页 |
| 3.3 FPGA-TDC“粗”计数设计与实现 | 第34-36页 |
| 3.4 FPGA-TDC“细”计数设计与实现 | 第36-55页 |
| 3.4.1 抽头延迟线设计 | 第37-42页 |
| 3.4.2 温度计码编码电路设计 | 第42-47页 |
| 3.4.3 校准电路设计 | 第47-55页 |
| 3.5 数据存储与串口通信模块设计 | 第55-56页 |
| 3.6 多通道设计与实现 | 第56-58页 |
| 3.7 本章小结 | 第58-59页 |
| 第4章 系统测试与性能分析 | 第59-69页 |
| 4.1 测试平台 | 第59-60页 |
| 4.2 测试方法 | 第60页 |
| 4.3 电路性能分析 | 第60-68页 |
| 4.3.1 分辨率 | 第60-63页 |
| 4.3.2 非线性分析 | 第63-66页 |
| 4.3.3 测量精度 | 第66-67页 |
| 4.3.4 误差分析 | 第67-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第5章 总结与展望 | 第69-71页 |
| 5.1 总结 | 第69-70页 |
| 5.2 展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第76页 |
