首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

双通道时域交织流水线逐次逼近混合型A/D转换器设计与研究

摘要第5-6页
ABSTRACT第6-7页
符号对照表第11-12页
缩略语对照表第12-15页
第一章 绪论第15-19页
    1.1 研究背景第15-16页
    1.2 国内外研究现状第16页
    1.3 论文的结构安排第16-19页
第二章 时域交织ADC概述第19-25页
    2.1 时域交织的基本原理第19-20页
    2.2 时域交织ADC通道间的失配第20-23页
        2.2.1 失调失配第20-21页
        2.2.2 增益失配第21页
        2.2.3 采样时刻失配第21-23页
        2.2.4 其他参数的失配第23页
    2.3 本章小结第23-25页
第三章 时域交织ADC通道间失配校准第25-33页
    3.1 前台校准第25-26页
    3.2 后台校准第26-29页
    3.3 基于LMS的数字校准第29-31页
    3.4 小结第31-33页
第四章 一种12位、100MS/s流水线逐次逼近ADC第33-59页
    4.1 Pipeline-SAR ADC的系统结构第33-40页
        4.1.1 开关的非理想因素第34-36页
        4.1.2 电容的失配第36-38页
        4.1.3 比较器的非理想因素第38-39页
        4.1.4 运算放大器的误差影响第39-40页
    4.2 Pipeline-SAR ADC的系统优化第40-43页
        4.2.1 单级MDAC功耗分析第40-41页
        4.2.2 电容逐级递减技术第41-43页
    4.3 SAR辅助型MDAC的设计第43-57页
        4.3.1 SAR ADC时序的确定第43-45页
        4.3.2 SAR ADC电容值的确定第45-46页
        4.3.3 比较器的设计第46-48页
        4.3.4 逐次逼近控制逻辑第48页
        4.3.5 自举开关设计第48-51页
        4.3.6 运算放大器第51-57页
    4.4 整体仿真图第57-58页
    4.5 本章小结第58-59页
第五章 双通道时域交织ADC设计第59-63页
    5.1 双通道时域交织ADC的实现第59-60页
    5.2 全局采样网络第60页
    5.3 运放共享技术第60-61页
    5.4 整体电路的仿真结果第61-62页
    5.5 本章小结第62-63页
第六章 总结与展望第63-65页
    6.1 总结第63页
    6.2 展望未来第63-65页
参考文献第65-69页
致谢第69-71页
作者简介第71-72页

论文共72页,点击 下载论文
上一篇:基于QuickCharge2.0的快充控制芯片研究
下一篇:A型主动脉夹层围术期脑保护研究