| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-21页 |
| 1.1 研究背景与意义 | 第9-11页 |
| 1.2 本课题的研究进展及国内外研究现状 | 第11-18页 |
| 1.2.1 智能硬件芯片的发展现状 | 第11-13页 |
| 1.2.2 智能硬件芯片低功耗技术的研究现状 | 第13-17页 |
| 1.2.3 智能硬件加速器的研究现状 | 第17-18页 |
| 1.3 本文主要研究内容 | 第18-21页 |
| 第二章 基于RISC-V的低功耗双核SoC控制系统 | 第21-57页 |
| 2.1 SoC控制系统结构设计 | 第21-26页 |
| 2.1.1 SoC控制系统大核架构设计 | 第22-24页 |
| 2.1.2 SoC控制系统小核结构设计 | 第24-26页 |
| 2.2 低功耗SoC控制系统中各组成模块介绍 | 第26-35页 |
| 2.2.1 处理器核RISC-V介绍 | 第26-29页 |
| 2.2.2 低功耗SoC控制系统外设接口的选择与设计 | 第29-35页 |
| 2.3 系统片内总线选择及仲裁设计 | 第35-55页 |
| 2.3.1 AXI总线介绍 | 第36-49页 |
| 2.3.2 APB总线介绍 | 第49-52页 |
| 2.3.3 总线仲裁设计 | 第52-55页 |
| 2.4 本章小结 | 第55-57页 |
| 第三章 加速器挂载系统设计 | 第57-71页 |
| 3.1 加速器挂载系统结构设计 | 第57-59页 |
| 3.2 加速器挂载系统各模块介绍 | 第59-69页 |
| 3.2.1 AHB总线介绍 | 第59-65页 |
| 3.2.2 加速器挂载系统各模块介绍 | 第65-69页 |
| 3.3 本章小结 | 第69-71页 |
| 第四章 统整体设计及系统测试与分析 | 第71-93页 |
| 4.1 系统整体框架及验证方法 | 第71-75页 |
| 4.1.1 系统总体框架 | 第71-72页 |
| 4.1.2 SoC系统验证方法 | 第72-74页 |
| 4.1.3 本课题中各模块的验证流程 | 第74-75页 |
| 4.2 系统的设计与验证环境搭建 | 第75-83页 |
| 4.3 系统性能测试与分析 | 第83-91页 |
| 4.3.1 系统资源使用分析 | 第83-88页 |
| 4.3.2 系统能耗评估 | 第88-91页 |
| 4.4 本章小结 | 第91-93页 |
| 第五章 结论与展望 | 第93-95页 |
| 5.1 论文工作结论 | 第93-94页 |
| 5.2 未来工作展望 | 第94-95页 |
| 参考文献 | 第95-97页 |
| 致谢 | 第97-99页 |
| 个人简历、在学期间发表的论文与研究成果 | 第99页 |