全数字高速128QAM调制解调的设计与实现
| 摘要 | 第10-11页 |
| Abstract | 第11页 |
| 第一章 绪论 | 第12-15页 |
| 1.1 QAM研究背景和意义 | 第12页 |
| 1.2 QAM发展及其应用现状 | 第12-13页 |
| 1.3 本文主要内容和结构 | 第13-15页 |
| 第二章 QAM技术基本原理及性能 | 第15-21页 |
| 2.1 QAM技术的基本原理 | 第15-17页 |
| 2.2 网格编码调制 | 第17-19页 |
| 2.3 QAM解调的基本原理 | 第19-20页 |
| 2.4 载波同步 | 第20-21页 |
| 第三章 硬件电路设计及性能指标 | 第21-33页 |
| 3.1 调制解调电路 | 第21-22页 |
| 3.2 调制解调电路技术指标要求 | 第22-23页 |
| 3.3 FPGA及其开发环境 | 第23-25页 |
| 3.3.1 QuartusⅡ软件 | 第23页 |
| 3.3.2 FPGA开发方法及流程 | 第23-24页 |
| 3.3.3 QuartusⅡ开发环境 | 第24页 |
| 3.3.4 芯片EP4CE115F48417 | 第24-25页 |
| 3.3.5 FPGA电路设计 | 第25页 |
| 3.4 调制通道电路设计 | 第25-27页 |
| 3.4.1 D/A转换电路 | 第26-27页 |
| 3.4.2 正交调制电路 | 第27页 |
| 3.5 解调通道电路 | 第27-33页 |
| 3.5.1 AGC电路 | 第28-29页 |
| 3.5.2 正交解调电路 | 第29-30页 |
| 3.5.3 本振信号 | 第30页 |
| 3.5.4 A/D转换电路设计 | 第30-33页 |
| 第四章 128QAM调制部分的实现 | 第33-44页 |
| 4.1 总体实现方法及流程 | 第33页 |
| 4.2 成帧与加扰 | 第33-35页 |
| 4.3 网格编码调制的实现 | 第35-38页 |
| 4.4 基带成形 | 第38-44页 |
| 4.4.1 基带成形原理 | 第38-39页 |
| 4.4.2 基带成形的实现 | 第39-44页 |
| 第五章 128QAM解调部分的实现 | 第44-59页 |
| 5.1 数字AGC电路 | 第44-45页 |
| 5.2 时钟提取电路 | 第45-47页 |
| 5.3 载波恢复与补偿电路 | 第47-50页 |
| 5.3.1 收发载波频偏的恢复与补偿 | 第48-49页 |
| 5.3.2 收发载波相位差值的恢复与补偿 | 第49-50页 |
| 5.4 均衡电路 | 第50-53页 |
| 5.5 直流电平偏移对128QAM解调器的影响 | 第53-54页 |
| 5.6 维特比(Viterbi)译码 | 第54-56页 |
| 5.7 二次判决电路 | 第56-59页 |
| 第六章 测试结果及分析 | 第59-64页 |
| 6.1 调制部分关键点的测试 | 第59-60页 |
| 6.1.1 成形眼图的测试 | 第59-60页 |
| 6.1.2 频谱的测试 | 第60页 |
| 6.2 解调中时钟提取的测试 | 第60-61页 |
| 6.3 整个通道性能的测试 | 第61-63页 |
| 6.4 测试总结 | 第63-64页 |
| 第七章 总结与展望 | 第64-66页 |
| 7.1 论文总结 | 第64页 |
| 7.2 工作展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士学位期间发表及录用学术论文 | 第70-71页 |
| 附件 | 第71页 |
