| 目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-22页 |
| ·课题研究背景 | 第12-14页 |
| ·密码应用面临的挑战 | 第12-13页 |
| ·FPGA 概述 | 第13-14页 |
| ·课题研究现状 | 第14-19页 |
| ·加密算法硬件加速的研究现状 | 第14-16页 |
| ·硬件代码自动生成研究现状 | 第16-19页 |
| ·课题主要内容 | 第19-21页 |
| ·论文组织结构 | 第21-22页 |
| 第二章 基于模块库的自动综合框架 | 第22-35页 |
| ·密码应用分析 | 第22-23页 |
| ·自动综合总体框架 | 第23-25页 |
| ·可视化编程语言 | 第25-27页 |
| ·可视化编程语言的介绍 | 第25-26页 |
| ·可视化编程语言的表示 | 第26-27页 |
| ·加密算法模块库 | 第27-34页 |
| ·算法 IP 核 | 第28-29页 |
| ·控制 IP 核 | 第29-31页 |
| ·同步缓存 IP 核 | 第31页 |
| ·流水线模型描述 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 基于模块库的中间表示方法 | 第35-55页 |
| ·高级综合中间表示方法概述 | 第35-36页 |
| ·基于模块库的层次任务图和数据流图 | 第36-39页 |
| ·操作节点 | 第36-37页 |
| ·数据节点 | 第37-38页 |
| ·数据流图 DFG | 第38-39页 |
| ·层次任务图 HTG | 第39页 |
| ·中间表示的生成 | 第39-46页 |
| ·HTG 的生成 | 第39-42页 |
| ·HTG 的遍历方法 | 第42-43页 |
| ·DFG 的生成 | 第43-45页 |
| ·DFG 的遍历方法 | 第45-46页 |
| ·基于中间表示的资源绑定 | 第46-51页 |
| ·循环反馈模块的绑定 | 第46-48页 |
| ·分支判断模块的绑定 | 第48-50页 |
| ·同步模块的绑定 | 第50-51页 |
| ·Linux 口令验证应用示例 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 Hash 算法阵列结构的设计与实现 | 第55-67页 |
| ·加密算法模块的设计方法 | 第55-56页 |
| ·Hash 算法分析 | 第56-58页 |
| ·Hash 算法原理 | 第56-57页 |
| ·Hash 算法硬件加速研究现状 | 第57-58页 |
| ·Hash 算法阵列结构设计 | 第58-60页 |
| ·总体结构 | 第58-59页 |
| ·流水线结构 | 第59-60页 |
| ·阵列结构的性能优化策略 | 第60-61页 |
| ·Hash 算法的硬件实现 | 第61-66页 |
| ·实验环境 | 第62页 |
| ·MD5 的硬件实现 | 第62-65页 |
| ·SHA-1 的硬件实现 | 第65-66页 |
| ·性能分析 | 第66页 |
| ·本章小结 | 第66-67页 |
| 第五章 面向 SoPC 目标系统的硬件代码生成技术 | 第67-80页 |
| ·SoPC 技术的介绍 | 第67-68页 |
| ·目标系统总体结构设计 | 第68-70页 |
| ·基于模块库的硬件代码生成器 | 第70-73页 |
| ·命名规则 | 第70-71页 |
| ·代码的生成算法 | 第71-73页 |
| ·HW 控制器的设计 | 第73-75页 |
| ·HW 控制器的结构 | 第73-74页 |
| ·地址分配 | 第74-75页 |
| ·配置参数 | 第75页 |
| ·NIOS II 软件设计 | 第75-77页 |
| ·实验评测 | 第77-79页 |
| ·正确性验证 | 第77页 |
| ·HW Logic 个数的确定 | 第77-78页 |
| ·FPGA 资源利用 | 第78页 |
| ·性能分析 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 结束语 | 第80-82页 |
| ·工作总结 | 第80-81页 |
| ·进一步工作 | 第81-82页 |
| 致谢 | 第82-84页 |
| 参考文献 | 第84-90页 |
| 作者在学期间取得的学术成果 | 第90页 |