| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·选题背景及意义 | 第7页 |
| ·国内外发展状况 | 第7-8页 |
| ·论文工作内容 | 第8-9页 |
| ·论文组织结构 | 第9-11页 |
| 第二章 相关技术概述 | 第11-19页 |
| ·XLP432 处理器 | 第11-16页 |
| ·MIPS 架构 | 第11-12页 |
| ·Fast Message Network | 第12-13页 |
| ·Network Accelerate Engine | 第13-15页 |
| ·接口 | 第15-16页 |
| ·Comware V7 操作系统 | 第16-17页 |
| ·Round Robin 算法 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 系统的需求分析 | 第19-29页 |
| ·多核路由器系统需求分析 | 第19页 |
| ·多核路由器系统硬件需求分析 | 第19-22页 |
| ·多核路由器驱动系统需求分析 | 第22-27页 |
| ·BSP 模块 | 第22-24页 |
| ·底层接口模块 | 第24页 |
| ·板间通信模块 | 第24-25页 |
| ·VCPU 划分模块 | 第25-26页 |
| ·其他模块 | 第26-27页 |
| ·驱动系统性能需求 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第四章 路由器驱动系统的设计与实现 | 第29-49页 |
| ·多核路由器驱动系统的总体设计 | 第29-30页 |
| ·多核路由器驱动系统的模块化设计 | 第30-37页 |
| ·BSP 模块的设计 | 第30-31页 |
| ·板间通信模块的设计 | 第31-34页 |
| ·底层接口模块 | 第34-35页 |
| ·VCPU 划分模块 | 第35-37页 |
| ·多核路由器系统实现 | 第37-47页 |
| ·BSP 模块的实现 | 第37-38页 |
| ·板间通信模块的实现 | 第38-42页 |
| ·底层接口模块的实现 | 第42-46页 |
| ·VCPU 模块的实现 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第五章 系统的测试与分析 | 第49-59页 |
| ·系统运行环境 | 第49-50页 |
| ·路由器驱动软件子系统测试 | 第50-56页 |
| ·BSP 模块测试 | 第50-51页 |
| ·板间通信模块测试 | 第51-53页 |
| ·以太网接口模块 | 第53-54页 |
| ·VCPU 划分模块 | 第54-56页 |
| ·路由器系统测试结果分析 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-61页 |
| ·论文工作总结 | 第59页 |
| ·后续工作展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |