多核DSP操作系统关键技术研究与实现
| 表目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题研究背景及意义 | 第12-13页 |
| ·研究现状及主要问题 | 第13-16页 |
| ·论文主要工作及内容安排 | 第16-19页 |
| 第二章 多核DSP的硬件体系结构 | 第19-28页 |
| ·引言 | 第19-20页 |
| ·处理器内核架构 | 第20-22页 |
| ·存储架构 | 第22-23页 |
| ·定时器架构 | 第23-25页 |
| ·接口及外设 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 多核DSP的核间通信技术 | 第28-48页 |
| ·引言 | 第28页 |
| ·事件及中断控制器原理 | 第28-32页 |
| ·中断控制器原理 | 第28-31页 |
| ·事件映射原理 | 第31-32页 |
| ·cache一致性的解决方法 | 第32-41页 |
| ·多核同步机制分析 | 第32-34页 |
| ·cache硬件原理 | 第34-36页 |
| ·cache一致性问题 | 第36-37页 |
| ·解决方法 | 第37-41页 |
| ·核间通信机制的设计与测试 | 第41-47页 |
| ·核间通信架构描述 | 第42页 |
| ·核间通信寄存器的配置 | 第42-43页 |
| ·核间通信过程的实现 | 第43-44页 |
| ·拓扑结构设计 | 第44-45页 |
| ·性能测试实验 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 操作系统设计及测试 | 第48-78页 |
| ·引言 | 第48-49页 |
| ·系统启动模块设计 | 第49-51页 |
| ·BP核的启动设计 | 第50页 |
| ·SP核的启动设计 | 第50-51页 |
| ·时钟中断模块设计 | 第51-53页 |
| ·定时器设置 | 第51-52页 |
| ·时钟中断服务程序设计 | 第52-53页 |
| ·任务模块设计 | 第53-62页 |
| ·任务切换原理 | 第53-54页 |
| ·中断级任务切换策略 | 第54-55页 |
| ·多核DSP任务调度策略 | 第55-59页 |
| ·优先级反转问题解决方案 | 第59-62页 |
| ·系统测试与分析 | 第62-76页 |
| ·并行计算测试指标 | 第62-64页 |
| ·NAS Benchmark测试 | 第64-70页 |
| ·PD雷达算法测试 | 第70-75页 |
| ·性能分析 | 第75-76页 |
| ·本章小结 | 第76-78页 |
| 第五章 结束语 | 第78-80页 |
| ·工作总结 | 第78页 |
| ·工作展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 作者在学期间取得的学术成果 | 第85页 |
