| 摘要 | 第1-8页 |
| ABSTRACT | 第8-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题研究背景和意义 | 第9-10页 |
| ·LDPC 码硬件实现的研究现状 | 第10-11页 |
| ·本文研究内容 | 第11-12页 |
| 第二章 LDPC 编码算法的研究及 FPGA 实现 | 第12-25页 |
| ·LDPC 码 | 第12-15页 |
| ·Tanner 图 | 第13页 |
| ·校验矩阵的构造 | 第13-15页 |
| ·LDPC 码的编码算法 | 第15-17页 |
| ·传统方法 | 第15页 |
| ·RU 编码算法 | 第15-17页 |
| ·LDPC 编码器的 FPGA 实现 | 第17-24页 |
| ·校验矩阵的存储方案 | 第18-20页 |
| ·矩阵乘法器模块 | 第20-21页 |
| ·前向置换模块 | 第21-22页 |
| ·结果分析 | 第22-24页 |
| ·本章总结 | 第24-25页 |
| 第三章 LDPC 译码算法的研究及 FPGA 实现 | 第25-42页 |
| ·LDPC 硬判决译码算法 | 第25-28页 |
| ·BF 算法 | 第26-27页 |
| ·WBF 算法 | 第27-28页 |
| ·WBF 算法的 FPGA 实现 | 第28-34页 |
| ·硬判决模块 | 第29-30页 |
| ·计算|y_m|_(min)模块 | 第30-31页 |
| ·计算伴随式模块 | 第31页 |
| ·计算F 模块 | 第31-33页 |
| ·计算E_n模块 | 第33-34页 |
| ·LDPC 软判决译码算法 | 第34-35页 |
| ·BP 算法 | 第34-35页 |
| ·最小和算法 | 第35页 |
| ·最小和算法的 FPGA 实现 | 第35-40页 |
| ·变量节点计算模块 | 第37-39页 |
| ·校验节点模块 | 第39-40页 |
| ·控制模块 | 第40页 |
| ·结果分析 | 第40-41页 |
| ·本章总结 | 第41-42页 |
| 第四章 PCGC 码的研究及 FPGA 实现 | 第42-49页 |
| ·PCGC 码的编码器结构 | 第42-43页 |
| ·PCGC 的译码器结构 | 第43-44页 |
| ·先验信息的传递 | 第44页 |
| ·DWBF 算法 | 第44-45页 |
| ·DWBF 算法的 FPGA 实现 | 第45-47页 |
| ·结果分析 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 总结与展望 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 致谢 | 第52-53页 |
| 附录 A （攻读学位期间所发表的学术论文目录） | 第53页 |