| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·PXI 总线介绍 | 第10-11页 |
| ·PXI 示波器简介 | 第11页 |
| ·PXI 示波器国内外发展现状 | 第11-13页 |
| ·本课题的研究任务以及关键指标 | 第13-14页 |
| 第二章 硬件总体设计 | 第14-23页 |
| ·深存储 PXI 示波器硬件总体结构 | 第14-17页 |
| ·数据采集存储与控制电路总体设计方案 | 第17-22页 |
| ·采集电路设计方案 | 第19-20页 |
| ·控制电路设计方案 | 第20-21页 |
| ·存储电路设计方案 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 数据采集与控制电路设计 | 第23-37页 |
| ·2GSPS 高速采集电路的实现 | 第23-24页 |
| ·高速数据流的接收与降速 | 第24-26页 |
| ·控制电路设计 | 第26-36页 |
| ·通道控制电路设计 | 第26-27页 |
| ·采集控制电路设计 | 第27-28页 |
| ·存储控制电路设计 | 第28-32页 |
| ·触发控制电路设计 | 第32-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 基于 DDR2 SDRAM 的深存储电路设计 | 第37-59页 |
| ·深存储电路设计的关键点 | 第37-38页 |
| ·DDR2 SDRAM 板级设计 | 第38-43页 |
| ·SSTL-18 接口标准简介 | 第38-39页 |
| ·DDR2 SDRAM 信号终结方式 | 第39-40页 |
| ·FPGA 的 OCT 功能 | 第40-41页 |
| ·DDR2 SDRAM 的 PCB 设计 | 第41-43页 |
| ·DDR2 SDRAM 接口控制电路总体设计 | 第43-44页 |
| ·高速数据缓存通道的设计 | 第44-46页 |
| ·高速写缓存通道设计 | 第44-45页 |
| ·高速读缓存通道设计 | 第45-46页 |
| ·地址产生模块的设计 | 第46-48页 |
| ·DDR2 控制器设计 | 第48-58页 |
| ·DDR2 时钟模块的设计 | 第49-51页 |
| ·DDR2 控制模块设计 | 第51-55页 |
| ·双倍率数据通道设计 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 系统调试分析 | 第59-66页 |
| ·系统调试 | 第59-61页 |
| ·调试中发现的问题及解决方法 | 第61-64页 |
| ·测试记录 | 第64-66页 |
| 第六章 结论与展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |
| 附录 | 第71-81页 |