| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-25页 |
| ·研究背景 | 第13-14页 |
| ·新型存储介质 | 第14-20页 |
| ·FLASH Memory | 第15-16页 |
| ·PCM | 第16-18页 |
| ·忆阻器 | 第18-20页 |
| ·FLASH 存储系统 | 第20-22页 |
| ·主要工作和创新 | 第22-23页 |
| ·论文组织结构 | 第23-25页 |
| 第二章 NAND FLASH 的相关技术 | 第25-41页 |
| ·NAND FLASH 存储控制器 | 第25-31页 |
| ·NAND FLASH 芯片内部结构 | 第25-26页 |
| ·NAND FLASH 芯片接口说明 | 第26页 |
| ·NAND FLASH 操作时序分析 | 第26-31页 |
| ·NAND FLASH 单路存储系统设计 | 第31-35页 |
| ·单路存储控制器组织架构 | 第32-33页 |
| ·单路存储控制器主控逻辑模块的设计实现 | 第33-35页 |
| ·ECC 校验模块 | 第35-40页 |
| ·ECC 检验原理 | 第35-38页 |
| ·ECC 模块架构 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第三章 基于 NAND FLASH 的多路并行存储系统 | 第41-55页 |
| ·系统功能描述与系统总体架构 | 第41-42页 |
| ·并行存储系统模块设计 | 第42-48页 |
| ·FLASH 芯片组设计 | 第42-43页 |
| ·交叉开关单元设计与实现 | 第43-45页 |
| ·Agent 代理模块 | 第45-48页 |
| ·并行 NAND FLASH 存储控制器 | 第48-54页 |
| ·NAND FLASH 存储控制器的技术现状 | 第48页 |
| ·NAND FLASH 操作时序逻辑设计 | 第48-52页 |
| ·基于乱序发射的 NAND FLASH 存储控制器 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 多路并行 FLASH 存储系统中坏块策略的研究 | 第55-61页 |
| ·坏块处理策略研究现状 | 第56页 |
| ·坏块处理策略设计 | 第56-60页 |
| ·坏块识别 | 第56-58页 |
| ·坏块替换 | 第58页 |
| ·并行存储坏块编码设计 | 第58-59页 |
| ·坏块策略优化设计 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 基于 NAND FLASH 的乱序发射模型 | 第61-68页 |
| ·NAND FLASH 的 die 并行性 | 第61-62页 |
| ·FLASH 存储器执行模型 | 第62-65页 |
| ·顺序执行模型 | 第62-63页 |
| ·解耦执行模型 | 第63-64页 |
| ·乱序执行模型 | 第64-65页 |
| ·乱序设计模块 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 系统性能测试与结果分析 | 第68-77页 |
| ·测试环境以及实验平台 | 第68-69页 |
| ·NAND FLASH 多路并行存储控制实验仿真 | 第69-74页 |
| ·读页仿真实现 | 第70-71页 |
| ·写页仿真实现 | 第71-72页 |
| ·块擦除仿真实现 | 第72-73页 |
| ·多路并行 FLASH 控制器的仿真实现 | 第73-74页 |
| ·并行存储系统的坏块处理策略实验分析 | 第74-77页 |
| 第七章 总结与展望 | 第77-79页 |
| ·工作总结 | 第77页 |
| ·未来工作展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
