局部动态可重构硬件框架和开发方法研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·研究目的和意义 | 第11-12页 |
| ·本文的主要工作 | 第12-14页 |
| 第2章 可重构系统研究现状 | 第14-25页 |
| ·FPGA 简介 | 第14-20页 |
| ·基本逻辑结构 | 第14-15页 |
| ·FPGA 编程工艺 | 第15-17页 |
| ·FPGA 设计流程 | 第17-19页 |
| ·FPGA 发展状况及趋势 | 第19-20页 |
| ·可重构概念与原理 | 第20-25页 |
| ·可重构系统分类 | 第20-22页 |
| ·FPGA 动态重构原理 | 第22-23页 |
| ·动态可重构技术应用展望 | 第23-25页 |
| 第3章 局部动态可重构设计方法及流程 | 第25-30页 |
| ·基于BITSTREAMS 的可重构设计方法 | 第25页 |
| ·基于差异的可重构设计方法 | 第25-26页 |
| ·基于模块的可重构设计方法 | 第26-28页 |
| ·EAPR 设计方法 | 第28-30页 |
| 第4章 可重构系统构架研究 | 第30-42页 |
| ·典型的可重构系统平台 | 第30-33页 |
| ·PipeRench | 第30-31页 |
| ·MorphoSys | 第31-32页 |
| ·Garp | 第32-33页 |
| ·Virtex 系列FPGA | 第33页 |
| ·局部动态可重构系统构架研究 | 第33-37页 |
| ·FPGA 选择 | 第34-35页 |
| ·配置方式选择 | 第35-36页 |
| ·配置控制器选择 | 第36-37页 |
| ·数据存储器选择 | 第37页 |
| ·数据配过程置研究 | 第37-42页 |
| ·配置初始化 | 第38-39页 |
| ·配置数据下载 | 第39-41页 |
| ·系统启动 | 第41-42页 |
| 第5章 基于EAPR 的自可重构系统设计及实现 | 第42-57页 |
| ·自可重构系统框架 | 第42-45页 |
| ·软硬件设计过程 | 第45-47页 |
| ·软硬件协同设计 | 第45页 |
| ·硬件任务设计过程 | 第45-47页 |
| ·设计及实现 | 第47-57页 |
| ·实验平台 | 第47-49页 |
| ·实验设计及评估 | 第49-56页 |
| ·实验小结 | 第56页 |
| ·配置时间分析 | 第56-57页 |
| 第6章 总结与展望 | 第57-59页 |
| ·总结 | 第57页 |
| ·需要进一步完成的工作 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 附录 | 第63-64页 |
| 详细摘要 | 第64-67页 |
