| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题来源和研究意义 | 第9-10页 |
| ·本论文的主要工作 | 第10-11页 |
| ·本论文的结构安排 | 第11-12页 |
| 第二章 多制式数字前端模块的研究与概要设计 | 第12-22页 |
| ·应用方案分析 | 第12-13页 |
| ·主要指标要求 | 第13-14页 |
| ·应解决的关键问题 | 第14-16页 |
| ·系统功能设计 | 第16-18页 |
| ·系统接口分析与设计 | 第18-20页 |
| ·本章小结 | 第20-22页 |
| 第三章 多制式数字前端模块的设计与实现 | 第22-53页 |
| ·射频通用数字前端部分发射链路信号处理的设计与实现 | 第22-32页 |
| ·功能描述 | 第22页 |
| ·接口说明 | 第22-24页 |
| ·滤波器的设计和仿真 | 第24-26页 |
| ·滤波器实现 | 第26-28页 |
| ·数据源选择实现 | 第28页 |
| ·IF Mixer和Direct Digital Synthesiser实现 | 第28-30页 |
| ·数字域增益调整 | 第30页 |
| ·IQ平衡(幅度平衡)实现 | 第30-31页 |
| ·LO直流补偿实现 | 第31-32页 |
| ·射频通用数字前端部分接收链路信号处理的设计与实现 | 第32-39页 |
| ·功能描述 | 第32页 |
| ·接口说明 | 第32-33页 |
| ·接收功率补偿实现 | 第33-34页 |
| ·模拟补偿滤波器设计与实现 | 第34-37页 |
| ·抽取滤波器实现 | 第37-39页 |
| ·两种制式发射链路信号处理的设计与实现 | 第39-41页 |
| ·功能描述 | 第39页 |
| ·接口说明 | 第39页 |
| ·下行内插滤波设计 | 第39-41页 |
| ·两种制式接收链路信号处理的设计与实现 | 第41-46页 |
| ·功能描述 | 第41-42页 |
| ·接口说明 | 第42页 |
| ·测量层数据处理设计 | 第42-44页 |
| ·物理层数据处理设计 | 第44-46页 |
| ·锁相环时钟产生模块的设计与实现 | 第46-52页 |
| ·基本结构 | 第46-47页 |
| ·VCO模块设计 | 第47-49页 |
| ·小数分频器设计 | 第49-50页 |
| ·鉴相器和环路滤波器设计 | 第50-51页 |
| ·噪声分析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 多制式数字前端的整体测试 | 第53-57页 |
| ·数字前端发射链路测试 | 第53页 |
| ·数字前端接收链路测试 | 第53-54页 |
| ·数字前端数据通路回环实测 | 第54-55页 |
| ·锁相环时钟产生模块的相噪测试 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 总结与展望 | 第57-59页 |
| 参考文献 | 第59-60页 |
| 致谢 | 第60页 |
