| 摘要 | 第1页 |
| Abstract | 第3-6页 |
| 第一章 引言 | 第6-12页 |
| ·引言 | 第6页 |
| ·数字通信系统的组成和信道编码理论 | 第6-7页 |
| ·RS 码及其相关技术的研究现状 | 第7-10页 |
| ·RS 码编码算法的研究现状 | 第7-9页 |
| ·RS 码译码算法的研究现状 | 第9-10页 |
| ·本论文的选题意义和研究内容 | 第10-12页 |
| ·本论文的选题意义 | 第10-11页 |
| ·本论文的主要工作 | 第11-12页 |
| 第二章 循环码和RS 码 | 第12-20页 |
| ·循环码及其相关概念 | 第12-16页 |
| ·循环码的多项式描述与生成多项式 | 第12-13页 |
| ·循环码的生成矩阵与校验矩阵 | 第13-14页 |
| ·系统码的构成 | 第14-15页 |
| ·由生成多项式的根定义循环码 | 第15-16页 |
| ·多元BCH 码与RS 码 | 第16-20页 |
| ·群、环和域 | 第16页 |
| ·多元BCH 码 | 第16-17页 |
| ·RS 码及其结构 | 第17-18页 |
| ·RS 码的编码 | 第18页 |
| ·RS 码的译码 | 第18-20页 |
| 第三章 RS 码基本算法设计及编码器设计 | 第20-36页 |
| ·有限域元素的表示方法 | 第20-22页 |
| ·自然基下GF( 2~8 ) 有限域元素的表示方法 | 第20-21页 |
| ·正则基下有限域元素的表示方法 | 第21-22页 |
| ·正则基的基本性质 | 第21-22页 |
| ·正则基下GF(2~8 ) 有限域元素的表示方法 | 第22页 |
| ·有限域元素的基本运算 | 第22-24页 |
| ·元素之间加法运算规则 | 第22-23页 |
| ·元素之间乘法和冪运算规则 | 第23-24页 |
| ·元素之间除法和逆运算规则 | 第24页 |
| ·RS 码基本运算的硬件设计 | 第24-30页 |
| ·加法运算 | 第24页 |
| ·乘法运算 | 第24-29页 |
| ·目前主要实现有限域乘法的方法 | 第24-25页 |
| ·自然基下有限域乘法器的实现 | 第25-26页 |
| ·正则基下有限域乘法器的实现 | 第26-29页 |
| ·正则基下有限域乘法器设计原理 | 第27-28页 |
| ·正则基下有限域乘法器详细设计 | 第28-29页 |
| ·有限域正则基乘法器硬件实现 | 第29页 |
| ·求逆运算 | 第29-30页 |
| ·RS 码编码器的设计和实现 | 第30-36页 |
| ·生成多项式 | 第30-31页 |
| ·RS 编码电路的实现 | 第31-32页 |
| ·计数器 | 第32页 |
| ·开关SW | 第32页 |
| ·有限域乘法器的结构优化 | 第32-33页 |
| ·有限域加法运算 | 第33页 |
| ·8 位并入并出移位寄存器 | 第33-34页 |
| ·数据选择器MUX | 第34页 |
| ·RS 编码器仿真 | 第34-36页 |
| 第四章 RS 码译码器设计原理与硬件实现 | 第36-53页 |
| ·RS 译码器设计原理 | 第36-37页 |
| ·RS 译码器硬件实现 | 第37-53页 |
| ·采用脉动式阵列结构计算校验子 | 第39-40页 |
| ·计算错误定位多项式 | 第40-48页 |
| ·乘法器的设计 | 第40-43页 |
| ·乘法器的优化 | 第43-44页 |
| ·计算错误定位多项式 | 第44-48页 |
| ·计算剩余的错误图样元素E_k (17 ≤k ≤255 ) | 第48-49页 |
| ·计算错误序列e_n | 第49-51页 |
| ·纠错 | 第51-52页 |
| ·系统的硬件开发平台 | 第52-53页 |
| 第五章 总结与讨论 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 致谢 | 第57-58页 |
| 附录1 有限域GF(2~8 )自然基表示元素表 | 第58-62页 |
| 附录2 有限域GF(2~8 )正则基表示元素表 | 第62-66页 |
| 附录3 有限域GF(2~8 )自然基乘法表 | 第66-73页 |
| 在学期间发表的学术论文和参加科研情况 | 第73页 |