摘要 | 第1-5页 |
Abstract | 第5-13页 |
第一章 引言 | 第13-17页 |
·SoC系统与护核设计国内外发展现状 | 第13-14页 |
·基于ARM处理器的SoC系统国内外发展现状 | 第14-15页 |
·本论文的课题背景以及本人工作 | 第15页 |
·本论文的内容安排 | 第15-17页 |
第二章 相关总线协议概述 | 第17-25页 |
·片上总线概述 | 第17-18页 |
·AMBA总线架构 | 第18-20页 |
·板级总线概述 | 第20-21页 |
·PC Card标准 | 第21-24页 |
·16-bit PC Card接口简介 | 第21-23页 |
·CardBus接口简介 | 第23页 |
·热插拔机制 | 第23-24页 |
·本章小节 | 第24-25页 |
第三章 AHB-PC Card Host IP核系统结构设计 | 第25-28页 |
·AHB-PC Card Host IP核的规格 | 第25-26页 |
·AHB-PC Card Host IP硬件结构总体设计 | 第26-27页 |
·AHB-CardBuS数据通路 | 第27页 |
·IP核控制部分 | 第27页 |
·CardBus-AHB数据通路 | 第27页 |
·本章小节 | 第27-28页 |
第四章 控制寄存器关键模块设计与实现 | 第28-54页 |
·控制寄存器模块硬件结构 | 第28-30页 |
·AHS_WRAP作业传输拆分模块设计 | 第30-32页 |
·AHS_WRAP模块功能描述 | 第30页 |
·AHS_WRAP模块功能实现 | 第30-32页 |
·VLD ACK控制寄存器访问握手模块 | 第32-34页 |
·VLD_ACK模块功能描述 | 第32-33页 |
·VLD_ACK模块接口信号 | 第33页 |
·VLD_ACK模块功能实现 | 第33-34页 |
·DEC_MUX地址译码以及数据复用模块 | 第34-37页 |
·DEC_MUX模块功能描述 | 第34-35页 |
·DEC_MUX模块接口信号 | 第35页 |
·DEC_MUX模块功能实现 | 第35-37页 |
·REG_BANK寄存器组模块设计 | 第37-40页 |
·REG_BANK模块功能描述 | 第37-38页 |
·REG_BANK模块接口信号 | 第38页 |
·REG_BANK模块功能实现 | 第38-40页 |
·CARD_CFG卡间接配置模块 | 第40-41页 |
·CARD_CFG模块功能描述 | 第40-41页 |
·CARD_CFG模块接口信号 | 第41页 |
·DOWN_STAGE下行同步模块设计 | 第41-43页 |
·DOWN_STAGE模块功能描述 | 第41-42页 |
·DOWN_STAGE模块接口信号 | 第42页 |
·DOWN_STAGE模块功能实现 | 第42-43页 |
·UP_STAGE上行同步模块设计 | 第43-46页 |
·UP_STAGE模块功能描述 | 第43-44页 |
·UP_STAGE模块接口信号 | 第44页 |
·UP_STAGE模块功能实现 | 第44-46页 |
·EVENT_MNG状态变化检测模块 | 第46-47页 |
·EVENT_MNG模块功能描述 | 第46页 |
·EVENT_MNG模块接口信号 | 第46页 |
·EVENT_MNG模块功能实现 | 第46-47页 |
·INT_MNG中断控制模块 | 第47-49页 |
·INT_MNG模块功能描述 | 第47-48页 |
·INT_MNG模块接口信号 | 第48页 |
·INT_MNG模块功能实现 | 第48-49页 |
·UP_PULSE上行单脉冲模块设计 | 第49-52页 |
·UP_PULSE模块功能描述 | 第49-50页 |
·UP_PULSE模块接口信号 | 第50页 |
·UP_PULSE模块功能实现 | 第50-52页 |
·2 DOWN_PULSE下行单脉冲模块设计 | 第52-53页 |
·DOWN_PULSE模块功能描述 | 第52页 |
·DOWN_PULSE模块接口信号 | 第52-53页 |
·DOWN_PULSE模块功能实现 | 第53页 |
·本章小节 | 第53-54页 |
第五章 控制寄存器模块设计与验证与测试 | 第54-71页 |
·控制寄存器模块功能仿真验证方案 | 第54-68页 |
·AHB-PC Card Host IP功能仿真验证环境 | 第54-56页 |
·控制寄存器部分功能仿真验证测试用例及结果分析 | 第56-65页 |
·控制寄存器模块EDA仿真验证代码覆盖率分析 | 第65-68页 |
·IP核FPGA平台原型测试方案 | 第68-70页 |
·AHB-PC Card Host IP核FPGA原型平台 | 第68-70页 |
·软件测试环境 | 第70页 |
·本章小节 | 第70-71页 |
第六章 结论与展望 | 第71-73页 |
·结论 | 第71页 |
·下一步工作任务 | 第71-72页 |
·展望 | 第72-73页 |
致谢 | 第73-74页 |
参考文献 | 第74-76页 |
个人简历、在学期间的研究成果及发表的学术论文 | 第76页 |