摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 引言 | 第10-14页 |
·研究背景 | 第10-11页 |
·高速数据处理设计的发展和现状 | 第11-12页 |
·本文的主要工作 | 第12-14页 |
第二章 FIR 数字滤波器的实现结构 | 第14-24页 |
·FIR 滤波器结构 | 第14-15页 |
·FIR 数字滤波器的流水线结构 | 第15-18页 |
·流水线变换 | 第15-16页 |
·FIR 数字滤波器的流水线结构 | 第16-17页 |
·数据广播结构 | 第17-18页 |
·细粒度流水线 | 第18页 |
·FIR 数字滤波器的并行处理架构 | 第18-20页 |
·流水线与并行处理的比较及其应用 | 第20-22页 |
·流水线与并行处理的功耗降低作用 | 第21-22页 |
·本章小结 | 第22-24页 |
第三章 LMS 算法及其推广 | 第24-32页 |
·LMS 算法介绍 | 第24-26页 |
·代价函数和误差性能曲面 | 第24-25页 |
·LMS 算法原理和性能分析 | 第25-26页 |
·DLMS 算法介绍 | 第26-30页 |
·弛豫超前变换 | 第26-29页 |
·乘积近似 | 第27-28页 |
·和近似 | 第28页 |
·延时近似 | 第28-29页 |
·DLMS 算法推导 | 第29-30页 |
·DLMS 算法与LMS 算法性能比较 | 第30-31页 |
·本章小结 | 第31-32页 |
第四章 基于FPGA 的DLMS 自适应数字滤波器设计 | 第32-60页 |
·引言 | 第32-34页 |
·并行DLMS 自适应滤波器设计 | 第34-40页 |
·MIMO 系统结构 | 第35-37页 |
·基于FPGA 的加法树设计 | 第37-40页 |
·处理器单元设计 | 第40-48页 |
·处理器单元结构 | 第40-42页 |
·加法器模块(Signed Adder) | 第42-45页 |
·步长因子模块设计 | 第45-46页 |
·权值更新模块(recursive module) | 第46-48页 |
·快速乘法器单元设计 | 第48-53页 |
·硬件乘法器基本设计方法 | 第48-50页 |
·高速乘法器设计 | 第50-53页 |
·数据格式 | 第53-54页 |
·并行DLMS 自适应数字滤波器仿真验证 | 第54-59页 |
·并行DLMS 自适应数字滤波器性能比较 | 第54-55页 |
·仿真实验 | 第55-56页 |
·实测波形 | 第56-59页 |
·本章小结 | 第59-60页 |
第五章 可重配置DLMS 自适应数字滤波器的FPGA 实现 | 第60-70页 |
·引言 | 第60页 |
·可重配置DLMS 自适应数字滤波器设计 | 第60-65页 |
·基于参数的结构控制算法 | 第61-64页 |
·RDLMS 自适应数字滤波器实现 | 第64-65页 |
·仿真验证 | 第65-69页 |
·基于参数控制的加法树验证 | 第65-66页 |
·基于参数控制的延时单元验证 | 第66-67页 |
·系统仿真实验 | 第67-68页 |
·实测波形 | 第68-69页 |
·本章小结 | 第69-70页 |
第六章 自动可变阶DLMS 自适应数字滤波器设计 | 第70-87页 |
·引言 | 第70页 |
·实用滤波器长度控制算法 | 第70-76页 |
·基于块处理的自动长度控制算法 | 第70-72页 |
·基于树结构的自动长度控制DLMS 数字滤波器 | 第72-73页 |
·自动长度控制算法 | 第73-74页 |
·自动更新DLMS 算法 | 第74-75页 |
·仿真实验 | 第75-76页 |
·ADLMS 自适应数字滤波器设计 | 第76-82页 |
·ASE 模块设计 | 第76页 |
·小数乘法器设计 | 第76-77页 |
·比较器模块设计 | 第77-80页 |
·长度控制模块设计 | 第80-82页 |
·步长因子模块设计 | 第82页 |
·系统测试 | 第82-86页 |
·系统仿真实验 | 第82-84页 |
·实测波形 | 第84-86页 |
·本章小结 | 第86-87页 |
第七章 结论 | 第87-88页 |
致谢 | 第88-89页 |
参考文献 | 第89-91页 |
在学期间的研究成果 | 第91-92页 |