采用FEC技术的无线数字音频传输平台的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-14页 |
| ·无线通信技术的发展现状 | 第11-12页 |
| ·课题介绍 | 第12页 |
| ·课题研究内容及意义 | 第12-13页 |
| ·论文结构 | 第13-14页 |
| 第二章 信道编码理论概述 | 第14-29页 |
| ·无线信道模型 | 第14-15页 |
| ·差错控制途径 | 第15-19页 |
| ·减小差错概率的方式 | 第15-17页 |
| ·纠错能力的获取方式 | 第17-19页 |
| ·差错控制系统和纠错码分类 | 第19-21页 |
| ·常用差错控制系统 | 第19-20页 |
| ·纠错码的分类 | 第20-21页 |
| ·常用纠错码介绍 | 第21-26页 |
| ·CRC 码 | 第21-22页 |
| ·BCH 码 | 第22-23页 |
| ·RS 码 | 第23-26页 |
| ·提高纠错码性能的常用方法 | 第26-28页 |
| ·缩短码 | 第26-27页 |
| ·交织 | 第27页 |
| ·乘积码 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 无线音频传输硬件平台及纠错方案的选择 | 第29-37页 |
| ·无线音频传输平台的硬件设计 | 第29-30页 |
| ·无线音频传输硬件平台的器件选择 | 第30-32页 |
| ·FPGA 的选择 | 第30-31页 |
| ·C58416 介绍 | 第31页 |
| ·MD7121 介绍 | 第31-32页 |
| ·MAX9485 介绍 | 第32页 |
| ·AD1854 介绍 | 第32页 |
| ·纠错方案的确定 | 第32-36页 |
| ·需求分析 | 第33-34页 |
| ·Matlab 系统仿真结果 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 FEC 的设计与实现 | 第37-68页 |
| ·FPGA 的设计流程 | 第37-39页 |
| ·编码电路设计与实现 | 第39-51页 |
| ·RS (10,8) 编码电路 | 第39-42页 |
| ·RS (10,8) 编码原理 | 第39-41页 |
| ·RS (10,8) 编码器仿真波形图 | 第41-42页 |
| ·RS (20,16) 编码电路 | 第42-44页 |
| ·RS (20,16) 编码原理 | 第42-43页 |
| ·RS (20,16) 编码器仿真波形图 | 第43-44页 |
| ·交织器 | 第44-46页 |
| ·交织方案选择 | 第44-45页 |
| ·交织电路图 | 第45-46页 |
| ·扰码 | 第46-47页 |
| ·数据打包模块 | 第47-48页 |
| ·MD7121 控制电路 | 第48-50页 |
| ·设计思路 | 第49页 |
| ·设计步骤 | 第49-50页 |
| ·位宽变换和串并变换 | 第50-51页 |
| ·位宽变换模块 | 第50页 |
| ·串并变换 | 第50-51页 |
| ·解码电路设计与实现 | 第51-67页 |
| ·时钟恢复 | 第51-53页 |
| ·数据解包 | 第53-54页 |
| ·解扰 | 第54页 |
| ·RS (20,16) 解码 | 第54-61页 |
| ·RS (20,16) 解码方案 | 第55-57页 |
| ·RS (20,16) 解码原理图 | 第57-60页 |
| ·RS (20,16) 仿真结果 | 第60-61页 |
| ·解交织 | 第61-63页 |
| ·RS (10,8) 解码 | 第63-67页 |
| ·RS (10,8) 解码方案 | 第63-65页 |
| ·RS (10,8) 解码仿真结果 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 FEC 的验证与性能分析 | 第68-75页 |
| ·FEC 功能模块的设计验证 | 第68页 |
| ·FEC 测试环境搭建 | 第68-69页 |
| ·时序仿真 | 第69-71页 |
| ·FPGA 实际验证 | 第71-72页 |
| ·性能分析 | 第72-74页 |
| ·纠错效果 | 第72页 |
| ·资源与工作频率 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 音频传输硬件平台的测试 | 第75-79页 |
| 第七章 结论与展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 个人简历 | 第83-84页 |
