| 摘要 | 第1-3页 |
| Abstract | 第3-7页 |
| 第一章 引言 | 第7-14页 |
| ·硬盘接口标准发展过程 | 第7-10页 |
| ·并行ATA协议 | 第7页 |
| ·SATA协议 | 第7-10页 |
| ·电缆线的宽度降低而长度增加 | 第8页 |
| ·带宽的增加 | 第8页 |
| ·热插拔能力 | 第8-9页 |
| ·增强的接入精确度 | 第9页 |
| ·机架管理 | 第9页 |
| ·命令队列与重新排序 | 第9页 |
| ·工作电压降低 | 第9-10页 |
| ·对原有系统的支持 | 第10页 |
| ·点对点的总线结构 | 第10页 |
| ·IP CORE简介 | 第10-11页 |
| ·SATA IP CORE设计现状 | 第11-12页 |
| ·本论文研究意义 | 第12-13页 |
| ·本论文研究内容和创新 | 第13页 |
| ·论文的组织结构 | 第13-14页 |
| 第二章 SATA 1.0A协议分析 | 第14-44页 |
| ·物理层 | 第14-19页 |
| ·OOB信号 | 第15-17页 |
| ·COMRESET | 第15-16页 |
| ·COMINIT | 第16-17页 |
| ·COMWAKE | 第17页 |
| ·设备物理层初始化状态机 | 第17-19页 |
| ·链接层 | 第19-34页 |
| ·预备知识 | 第20-27页 |
| ·8b／10b | 第20-22页 |
| ·RUNNING DISPARITY | 第21页 |
| ·数据编码 | 第21-22页 |
| ·控制信号的编码 | 第22页 |
| ·扰码 | 第22-23页 |
| ·CRC | 第23页 |
| ·Primitives | 第23-27页 |
| ·链接层状态机 | 第27-34页 |
| ·链接层空闲状态机 | 第27-28页 |
| ·链接层传输状态机 | 第28-30页 |
| ·链接层接收状态机 | 第30-32页 |
| ·链接层电源管理状态机 | 第32-34页 |
| ·传输层 | 第34-44页 |
| ·FIS | 第34-39页 |
| ·Register-Host to Device | 第34-35页 |
| ·发送 | 第35页 |
| ·接收 | 第35页 |
| ·Register-Device to Host | 第35-36页 |
| ·发送 | 第35页 |
| ·接收 | 第35-36页 |
| ·Set Device Bits-Device to Host | 第36页 |
| ·发送 | 第36页 |
| ·接收 | 第36页 |
| ·DMAActivate-Device to Host | 第36-37页 |
| ·发送 | 第36页 |
| ·接收 | 第36-37页 |
| ·DMA Setup-Device to Host or Host to Device | 第37页 |
| ·发送 | 第37页 |
| ·接收 | 第37页 |
| ·BIST Activate-Bidirectional | 第37-38页 |
| ·发送 | 第38页 |
| ·接收 | 第38页 |
| ·PIO Setup-Device to Host | 第38-39页 |
| ·发送 | 第38页 |
| ·接收 | 第38-39页 |
| ·Data-Host to Device or Device to Host | 第39页 |
| ·发送 | 第39页 |
| ·接收 | 第39页 |
| ·传输层状态机 | 第39-44页 |
| ·传输层空闲状态机(图2.27) | 第40页 |
| ·传输Register-Device to Host状态机(图2.28) | 第40页 |
| ·传输Set Device BitS状态机(图2.29) | 第40-41页 |
| ·传输PIO Setup-Device to Host状态机(图2.30) | 第41页 |
| ·传输DMA Activate状态机(图2.31) | 第41页 |
| ·传输First-party DMA setup-Device to Host状态机(图2.32) | 第41-42页 |
| ·传输Data-Device to Host状态机(图2.33) | 第42页 |
| ·传输BIST Activate状态机(图2.34) | 第42页 |
| ·接收Register-Host to Device状态机(图2.35) | 第42-43页 |
| ·接收Data-Host to Device状态机(图2.36) | 第43-44页 |
| 第三章 开发语言与开发环境介绍 | 第44-48页 |
| ·硬件描述语言 | 第44页 |
| ·QUARTUS Ⅱ开发环境 | 第44-45页 |
| ·芯片选择 | 第45-46页 |
| ·设计方法 | 第46-48页 |
| 第四章 协议的FPGA实现 | 第48-71页 |
| ·物理层实现 | 第48-51页 |
| ·OOB identifier | 第48-49页 |
| ·OOB transmitter | 第49页 |
| ·OOB processor | 第49-51页 |
| ·链接层实现 | 第51-67页 |
| ·CRC-32实现 | 第52-53页 |
| ·扰码器实现 | 第53-55页 |
| ·8b／10b实现 | 第55-57页 |
| ·8b／10b编码器 | 第55-56页 |
| ·8b／10b解码器 | 第56-57页 |
| ·链接层主控模块 | 第57-67页 |
| ·接收任务控制模块 | 第57-63页 |
| ·控制原语处理子模块 | 第57-58页 |
| ·接收任务控制模块状态机 | 第58-63页 |
| ·传输任务控制模块 | 第63-67页 |
| ·传输层实现 | 第67-71页 |
| ·传输层主控 | 第68页 |
| ·Register-Host to Device解包模块 | 第68-69页 |
| ·Register-Device to Host加包模块 | 第69-71页 |
| 第五章 系统优化及测试结果 | 第71-78页 |
| ·系统优化 | 第71-72页 |
| ·系统片上测试 | 第72-77页 |
| ·设备接收Register-Host to Device | 第72-73页 |
| ·设备接收Data-Host to Device | 第73-74页 |
| ·设备传送Register-Device To Host | 第74-76页 |
| ·设备传送Data-Device to Host | 第76-77页 |
| ·结论及展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-80页 |
| 硕士期间发表论文 | 第80页 |
