摘要 | 第1-9页 |
ABSTRACT | 第9-10页 |
第一章 绪论 | 第10-12页 |
§1.1 课题的研究背景 | 第10页 |
§1.2 课题研究的主要内容 | 第10页 |
§1.3 论文的结构 | 第10-12页 |
第二章 中断系统的研究与发展 | 第12-25页 |
§2.1 中断与中断系统 | 第12页 |
§2.2 中断系统与可编程中断控制器之间的关系 | 第12-13页 |
§2.3 中断系统的发展 | 第13-15页 |
§2.4 PENTIUM处理器的中断系统和中断处理过程 | 第15-24页 |
2.4.1 中断类型 | 第16-19页 |
2.4.2 异常和中断向量 | 第19-21页 |
2.4.3 中断描述符表 | 第21-22页 |
2.4.4 中断处理过程 | 第22-24页 |
§2.5 本章小节 | 第24-25页 |
第三章 高级可编程中断控制器(APIC)的概要设计 | 第25-43页 |
§3.1 APIC的系统结构 | 第25页 |
§3.2 I/O APIC | 第25-26页 |
§3.3 XL-APIC | 第26-37页 |
3.3.1 XL-APIC的寄存器 | 第27-29页 |
3.3.2 XL-APIC的配置模式 | 第29页 |
3.3.3 XL-APIC的中断类型 | 第29-34页 |
3.3.4 XL-APIC的工作模式 | 第34-37页 |
§3.4 APIC总线 | 第37-39页 |
3.4.1 APIC总线上的消息 | 第37-38页 |
3.4.2 APIC总线仲裁 | 第38-39页 |
§3.5 APIC系统的工作过程 | 第39-42页 |
3.5.1 中断请求产生并递交阶段 | 第39-41页 |
3.5.2 处理器接受中断请求并服务阶段 | 第41页 |
3.5.3 中断结束阶段 | 第41-42页 |
§3.6 本章小节 | 第42-43页 |
第四章 XL-APIC的详细设计 | 第43-58页 |
§4.1 XL-APIC的总体设计 | 第43页 |
§4.2 中断接收/发送逻辑的设计 | 第43-45页 |
§4.3 寄存器文件的设计 | 第45-50页 |
4.3.1 寄存器读写电路的设计 | 第45-47页 |
4.3.2 寄存器体的设计 | 第47-50页 |
§4.4 中断产生逻辑的设计 | 第50-54页 |
4.4.1 定时/计数器中断产生逻辑 | 第50-54页 |
4.4.2 产生ERROR、LINT0、LINT1和IPI中断 | 第54页 |
§4.5 优先权判别逻辑的设计 | 第54-57页 |
§4.6 本章小节 | 第57-58页 |
第五章 XL-APIC的功能验证 | 第58-65页 |
§5.1 子模块级功能验证 | 第58-61页 |
5.1.1 寄存器读写电路的验证 | 第58-59页 |
5.1.2 定时/计数器产生逻辑的功能验证 | 第59-61页 |
§5.2 模块级功能验证 | 第61-63页 |
5.2.1 对寄存器文件的验证 | 第61页 |
5.2.2 对中断接收/发送逻辑的验证 | 第61-62页 |
5.2.3 对中断产生逻辑的验证 | 第62页 |
5.2.4 对优先权判别逻辑的验证 | 第62-63页 |
§5.3 系统级验证 | 第63-64页 |
§5.4 本章小节 | 第64-65页 |
第六章 可流水的高级可编程中断控制器(SAPIC)系统 | 第65-68页 |
§6.1 SAPIC系统的优越性 | 第65-66页 |
6.1.1 I/O xAPIC的功能可以被集成到I/O设备中 | 第65页 |
6.1.2 使用系统总线代替APIC总线发送中断 | 第65-66页 |
6.1.3 SAPIC系统支持中断的批处理 | 第66页 |
6.1.4 从基于引脚的中断机制到基于信号的中断机制 | 第66页 |
§6.2 外部中断请求的处理过程 | 第66-67页 |
6.2.1 I/O xAPIC的任务 | 第66-67页 |
6.2.2 中断在I/O总线上的处理 | 第67页 |
6.2.3 桥控制器的任务 | 第67页 |
6.2.4 系统总线上的中断事务 | 第67页 |
§6.3 本章小节 | 第67-68页 |
第七章 结束语 | 第68-69页 |
§7.1 全文工作总结 | 第68页 |
§7.2 对未来工作的展望 | 第68-69页 |
致谢 | 第69-70页 |
附录:攻读硕士期间发表的论文 | 第70-71页 |
参考文献 | 第71-72页 |