| 第一章 绪论 | 第1-14页 |
| ·香农信道编码定理与信道编码理论的发展 | 第8-10页 |
| ·检错码的分类及循环冗余校验码(CRC) | 第10-11页 |
| ·论文的来源、完成的主要工作以及内容安排 | 第11-14页 |
| 第二章 基本理论和MATLAB-SIMULINK仿真工具 | 第14-24页 |
| ·基本理论 | 第14-19页 |
| ·BCH限和最小距离理论 | 第19-21页 |
| ·MATLAB-SIMULINK仿真工具 | 第21-24页 |
| 第三章 扩展缩短CRC码的性能分析 | 第24-32页 |
| ·理论分析 | 第24-25页 |
| ·仿真原理及方法 | 第25-27页 |
| ·仿真结果 | 第27-31页 |
| ·小结 | 第31-32页 |
| 第四章 非线性扩展缩短码性能分析 | 第32-44页 |
| ·基于码重大小的扩展缩短码 | 第32-34页 |
| ·基于码重概率比例的扩展缩短码 | 第34-37页 |
| ·基于冗余最小距离的扩展缩短码 | 第37-41页 |
| ·基于冗余最小距离的另一种扩展缩短码 | 第41-42页 |
| ·小结 | 第42-44页 |
| 第五章 CRC-RS编译码器IP核的FPGA实现 | 第44-56页 |
| ·IP核的基本知识 | 第44-47页 |
| ·CRC-RS编码器总体设计和关键问题 | 第47-54页 |
| ·小结 | 第54-56页 |
| 第六章 CRC-Turbo编译码器IP核的FPGA实现 | 第56-64页 |
| ·CRC-Turbo编译码器总体方案 | 第56页 |
| ·Turbo译码器的并行滑窗算法的FPGA实现 | 第56-63页 |
| ·小结 | 第63-64页 |
| 附录 | 第64-70页 |
| 结束语 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 作者在读其间参加的项目和发表的论文 | 第78-80页 |