HDL电路中基于进化测试的数据生成及压缩技术
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·论文的主要工作及组织结构 | 第9-11页 |
| 第二章 HDL测试的分析与设计 | 第11-23页 |
| ·VERILOG HDL | 第11-14页 |
| ·覆盖评估准则 | 第14-18页 |
| ·测试数据生成相关技术 | 第18-20页 |
| ·随机测试 | 第18-19页 |
| ·进化测试 | 第19-20页 |
| ·测试数据收敛技术 | 第20页 |
| ·HDL测试方案总体设计 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 面向HDL电路测试的进化算法数据生成 | 第23-35页 |
| ·测试平台搭建 | 第23-27页 |
| ·电路中静态测试向量生成分析 | 第27页 |
| ·基于遗传算法的电路测试向量生成 | 第27-33页 |
| ·遗传算法框架 | 第27-29页 |
| ·适值函数 | 第29-30页 |
| ·遗传编码 | 第30-31页 |
| ·遗传算子 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 HDL电路测试中的数据压缩处理 | 第35-53页 |
| ·数据压缩分析 | 第35-37页 |
| ·传统算法在电路测试向量压缩中的局限 | 第37-43页 |
| ·HUFFMAN编码 | 第37-38页 |
| ·空白压缩 | 第38-40页 |
| ·游程编码 | 第40-42页 |
| ·Golomn编码 | 第42-43页 |
| ·测试向量数据压缩算法的改进 | 第43-49页 |
| ·朴素游程算法改进 | 第44-45页 |
| ·数据压缩算法进一步改进 | 第45-49页 |
| ·实验检验与分析 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 结束语 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 在校期间研究成果 | 第57-58页 |
| 附录A | 第58-62页 |
| 附录B | 第62-64页 |
