| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 创新点摘要 | 第6-9页 |
| 绪论 | 第9-12页 |
| 视频叠加研究动态 | 第9-10页 |
| 论文主要研究内容 | 第10-12页 |
| 第一章 相关技术分析 | 第12-31页 |
| ·视频编码标准 | 第12-20页 |
| ·视频编码标准简介 | 第12-13页 |
| ·H.264/AVC 视频压缩编码标准 | 第13-20页 |
| ·H.264 标准的应用领域及发展前景 | 第20页 |
| ·锁相环技术 | 第20-27页 |
| ·锁相环技术简介 | 第20-22页 |
| ·模拟锁相环分析 | 第22-24页 |
| ·数字锁相环分析 | 第24-25页 |
| ·典型的二阶数字锁相环 | 第25-26页 |
| ·数字锁相环的稳定性和稳态误差分析 | 第26-27页 |
| ·嵌入式芯片概述 | 第27-30页 |
| ·DSP 芯片的发展 | 第28页 |
| ·FPGA 的发展 | 第28-29页 |
| ·DSP 与FPGA 特点 | 第29-30页 |
| 本章小结 | 第30-31页 |
| 第二章 协处理系统总体架构分析 | 第31-36页 |
| ·视频数据处理特性分析 | 第31-32页 |
| ·系统总体流程 | 第32-34页 |
| ·系统硬件构建 | 第34-35页 |
| 本章小结 | 第35-36页 |
| 第三章 基于DSP 的视频压缩编码系统设计 | 第36-48页 |
| ·DSP 编码系统硬件平台 | 第36-39页 |
| ·DSP C6000 芯片介绍 | 第36-38页 |
| ·DM642 多媒体处理器介绍 | 第38-39页 |
| ·图像压缩模块接口设计与实现 | 第39-42页 |
| ·DSP 与FIFO 接口部分硬件设计 | 第40-41页 |
| ·DSP 与SDRAM 接口部分硬件设计 | 第41-42页 |
| ·DSP 与FLASH 接口部分硬件设计 | 第42页 |
| ·H.264 编码器的DSP 移植 | 第42-46页 |
| ·H.264 编码器的移植 | 第43页 |
| ·编码器在CCS 仿真环境下的编译 | 第43-45页 |
| ·在CCS 的DM642 Simulator 上实现软仿真编码 | 第45页 |
| ·x264 编码器的脱机运行 | 第45-46页 |
| ·仿真分析 | 第46-47页 |
| 本章小结 | 第47-48页 |
| 第四章 基于FPGA 的视频采集同步叠加系统设计 | 第48-63页 |
| ·芯片简介 | 第48页 |
| ·视频采集模块设计 | 第48-49页 |
| ·同步锁相模块的改进性设计 | 第49-55页 |
| ·数字鉴相器的设计 | 第49-50页 |
| ·数字环路滤波器的设计 | 第50-51页 |
| ·数控振荡器的设计 | 第51-52页 |
| ·DPLL 的FPGA 设计 | 第52-53页 |
| ·同步过程实现 | 第53-55页 |
| ·视频叠加模块的设计 | 第55-61页 |
| ·视频叠加技术原理 | 第55页 |
| ·叠加模块结构设计 | 第55-58页 |
| ·同步显示叠加处理过程 | 第58-60页 |
| ·多通道片选电路设计 | 第60-61页 |
| ·仿真分析 | 第61-62页 |
| 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 发表文章目录 | 第67-68页 |
| 致谢 | 第68-69页 |
| 详细摘要 | 第69-74页 |