| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 插图索引 | 第11-13页 |
| 附表索引 | 第13-14页 |
| 第1章 绪论 | 第14-20页 |
| ·引言 | 第14页 |
| ·高速ADC的主要应用领域 | 第14-17页 |
| ·在数据存储系统中的应用 | 第14-15页 |
| ·在超宽带无线通信系统中的应用 | 第15-16页 |
| ·在高速数字示波器中的应用 | 第16-17页 |
| ·高速ADC的国内外发展现状 | 第17-18页 |
| ·论文的结构安排 | 第18-20页 |
| 第2章 模数转换器概述 | 第20-30页 |
| ·模数转换器的基本理论 | 第20-21页 |
| ·ADC的性能指标 | 第21-25页 |
| ·ADC的静态性能参数 | 第21-23页 |
| ·ADC的动态性能参数 | 第23-24页 |
| ·其他性能参数 | 第24-25页 |
| ·高速模数转器的几种基本结构介绍 | 第25-29页 |
| ·全并行（Full-parallel又称闪烁（Flash））结构 | 第25-26页 |
| ·内插式（Interpolating）结构 | 第26页 |
| ·两步式（Two-Step）结构 | 第26-27页 |
| ·折叠式（Folding）结构 | 第27-28页 |
| ·流水线（Pipelining）结构 | 第28页 |
| ·时间交织（Time-interleaving）结构 | 第28-29页 |
| ·小结 | 第29-30页 |
| 第3章 设计全并行ADC需注意的问题及解决措施 | 第30-35页 |
| ·参考电阻梯存在的问题及其采取的措施 | 第30-31页 |
| ·构成参考电阻梯的各个电阻的失配 | 第30页 |
| ·电容馈通 | 第30-31页 |
| ·比较器存在的问题及其采取的措施 | 第31-33页 |
| ·失调电压 | 第31-32页 |
| ·回程噪声 | 第32-33页 |
| ·亚稳性影响 | 第33页 |
| ·解码电路设计需考虑的问题及其采取措施 | 第33-34页 |
| ·小结 | 第34-35页 |
| 第4章 4位5GHz全并行ADC的设计和仿真 | 第35-56页 |
| ·全并行ADC具体结构 | 第35-36页 |
| ·参考电阻梯的设计 | 第36页 |
| ·预放大电路设计 | 第36-37页 |
| ·高速比较器设计 | 第37-48页 |
| ·通常的设计思路 | 第37-39页 |
| ·本文设计思路 | 第39-40页 |
| ·比较器的具体电路设计过程 | 第40-46页 |
| ·比较电路的仿真 | 第46-48页 |
| ·解码器设计 | 第48-53页 |
| ·解码器的具体电路设计过程 | 第48-51页 |
| ·解码电路的仿真 | 第51-53页 |
| ·整个4 位全并行ADC电路的仿真 | 第53-54页 |
| ·小结 | 第54-56页 |
| 第5章 6 位内插全并行ADC的设计及仿真 | 第56-67页 |
| ·内插理论 | 第56-59页 |
| ·6 位内插式全并行ADC总体电路结构 | 第56-57页 |
| ·内插原理 | 第57页 |
| ·内插方式 | 第57-59页 |
| ·内插技术带来的性能优点 | 第59页 |
| ·6 位内插式全并行ADC的电路设计 | 第59-64页 |
| ·模拟电路部分的设计 | 第59-62页 |
| ·数字电路部分的设计 | 第62-64页 |
| ·整个6 位内插式全并行ADC整个电路的仿真 | 第64-65页 |
| ·小结 | 第65-67页 |
| 结论与展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-74页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第74页 |