| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 研究意义 | 第9页 |
| 1.3 研究难点 | 第9-10页 |
| 1.4 论文结构 | 第10-12页 |
| 第二章 相关技术背景 | 第12-24页 |
| 2.1 引言 | 第12页 |
| 2.2 CryptDB针对的威胁模型 | 第12-13页 |
| 2.3 CryptDB的系统架构 | 第13-14页 |
| 2.4 CryptDB的加密方案 | 第14-17页 |
| 2.5 CryptDB的查询流程 | 第17-19页 |
| 2.6 CryptDB的性能 | 第19-20页 |
| 2.7 本章小结 | 第20-24页 |
| 第三章 系统分析及其性能瓶颈 | 第24-56页 |
| 3.1 引言 | 第24页 |
| 3.2 CryptDB的基础架构 | 第24-28页 |
| 3.3 CryptDB的具体实现 | 第28-50页 |
| 3.3.1 LUA脚本模块 | 第30-33页 |
| 3.3.2 链接模块 | 第33-40页 |
| 3.3.3 Query重写模块 | 第40-45页 |
| 3.3.4 结果解析模块 | 第45-48页 |
| 3.3.5 加解密模块 | 第48-50页 |
| 3.4 CryptDB的性能瓶颈 | 第50-53页 |
| 3.4.1 处理String类型时存在的性能瓶颈：AES | 第50-51页 |
| 3.4.2 处理Int类型时存在的性能瓶颈：Paillier | 第51-53页 |
| 3.5 本章小结 | 第53-56页 |
| 第四章 优化方法的设计与实现 | 第56-84页 |
| 4.1 引言 | 第56页 |
| 4.2 使用AES-NI优化AES性能瓶颈 | 第56-63页 |
| 4.2.1 AES与AES-NI | 第56-58页 |
| 4.2.2 AES-NI优化的概要设计及其实现 | 第58-63页 |
| 4.3 使用CRT算法优化Paillier性能瓶颈 | 第63-72页 |
| 4.3.1 CRT优化与其使用场景 | 第63-64页 |
| 4.3.2 CRT优化Paillier算法加密部分的设计与实现 (NTL版本) | 第64-66页 |
| 4.3.3 CRT优化Paillier算法加密部分的设计与实现 (OpenSSL版本) | 第66-72页 |
| 4.4 使用Intel QuickAssist Technology加速Paillier计算过程 | 第72-82页 |
| 4.4.1 Intel QuickAssist Technology背景及架构 | 第72-74页 |
| 4.4.2 使用Intel QuickAssist Technology加速Paillier算法的具体实现 | 第74-82页 |
| 4.5 本章小结 | 第82-84页 |
| 第五章 优化方法的验证及评测 | 第84-94页 |
| 5.1 引言 | 第84页 |
| 5.2 测试环境 | 第84-86页 |
| 5.2.1 设备环境 | 第84页 |
| 5.2.2 测试框架 | 第84-86页 |
| 5.3 测试流程 | 第86-89页 |
| 5.4 测试方案 | 第89-93页 |
| 5.4.1 验证AES-NI优化方式对于系统的性能提升 | 第89-90页 |
| 5.4.2 验证CRT优化方式对于系统的性能提升 | 第90-92页 |
| 5.4.3 验证QAT优化方式对于系统的性能提升 | 第92-93页 |
| 5.5 本章小结 | 第93-94页 |
| 第六章 总结与展望 | 第94-96页 |
| 6.1 工作总结 | 第94-95页 |
| 6.2 工作展望 | 第95-96页 |
| 附录A paillier_enc_synch() 函数的完整实现代码 | 第96-100页 |
| 参考文献 | 第100-104页 |
| 致谢 | 第104-106页 |
| 攻读学位期间发表的学术论文 | 第106-108页 |
