面向CNN的高能效模拟计算单元的设计
摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第9-17页 |
1.1 CNN的背景及意义 | 第9-10页 |
1.2 CNN处理器设计分析 | 第10-12页 |
1.2.1 二值化CNN网络 | 第10-11页 |
1.2.2 硬件优化的目标 | 第11-12页 |
1.3 国内外研究现状 | 第12-14页 |
1.4 主要研究工作 | 第14-17页 |
第二章 卷积神经网络计算处理单元 | 第17-27页 |
2.1 卷积神经网络的结构 | 第17-19页 |
2.1.1 卷积神经网络的基本结构 | 第17-18页 |
2.1.2 卷积神经网络的模型介绍 | 第18-19页 |
2.2 CNN网络加速器计算单元的设计综述 | 第19-25页 |
2.2.1 数字计算单元的设计 | 第20-21页 |
2.2.2 模拟计算单元的设计 | 第21-24页 |
2.2.3 综述能效汇总 | 第24-25页 |
2.3 本章小结 | 第25-27页 |
第三章 模拟脉冲计算单元及阵列设计与实现 | 第27-49页 |
3.1 主要设计指标和总体设计思路 | 第27-29页 |
3.1.1 计算单元及整体主要设计指标 | 第27-28页 |
3.1.2 总体设计思路 | 第28-29页 |
3.2 模拟脉宽计算单元的设计与实现 | 第29-38页 |
3.2.1 4bit脉宽计算单元的电路结构设计 | 第29-36页 |
3.2.2 脉宽计算单元的版图设计实现 | 第36页 |
3.2.3 脉宽计算单元的仿真验证及功耗分析 | 第36-38页 |
3.3 计算单元控制电压的DLDO实现 | 第38-44页 |
3.3.1 数字低压差线性稳压器DLDO原理分析 | 第38-39页 |
3.3.2 计算单元控制电压的产生电路设计与实现 | 第39-42页 |
3.3.3 电压产生电路DLDO仿真验证 | 第42-44页 |
3.4 计算阵列外围处理电路的设计 | 第44-47页 |
3.4.1 计算输入可配置脉冲的产生电路 | 第44-45页 |
3.4.2 复制计算单元产生采样时钟的设计 | 第45页 |
3.4.3 输出数据结果累加电路设计 | 第45-46页 |
3.4.4 外围电路的功能功耗仿真 | 第46-47页 |
3.5 整体仿真和版图实现 | 第47-48页 |
3.5.1 计算模块不同功能下功耗的仿真 | 第47页 |
3.5.2 版图实现 | 第47-48页 |
3.6 本章小结 | 第48-49页 |
第四章 应用于CNN处理器仿真验证及结果分析 | 第49-57页 |
4.1 CNN处理器架构 | 第49-54页 |
4.1.1 Alexnet网络的应用 | 第49-50页 |
4.1.2 PE的计算模式 | 第50-54页 |
4.2 仿真结果分析 | 第54-55页 |
4.3 本章小结 | 第55-57页 |
第五章 总结与展望 | 第57-59页 |
5.1 总结 | 第57-58页 |
5.2 展望 | 第58-59页 |
致谢 | 第59-61页 |
参考文献 | 第61-63页 |