基于FPGA的喷泉码编译码器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景及研究意义 | 第9-10页 |
| 1.2 数字喷泉码的研究现状 | 第10-12页 |
| 1.3 数字喷泉码在实现方面存在的问题 | 第12-13页 |
| 1.4 主要研究内容及结构安排 | 第13-15页 |
| 第2章 数字喷泉码理论研究 | 第15-27页 |
| 2.1 LT码理论研究 | 第15-16页 |
| 2.2 Raptor码理论研究 | 第16-17页 |
| 2.3 数字喷泉码编码算法研究 | 第17-23页 |
| 2.3.1 简单度分布 | 第18页 |
| 2.3.2 理想孤波分布 | 第18-20页 |
| 2.3.3 鲁棒孤波分布 | 第20-23页 |
| 2.4 数字喷泉码译码算法研究 | 第23-26页 |
| 2.4.1 最大似然译码算法 | 第23-24页 |
| 2.4.2 置信传播译码算法 | 第24-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 数字喷泉码编译码方案的设计 | 第27-37页 |
| 3.1 信道模型设计 | 第27-28页 |
| 3.2 LT码编码方案的设计 | 第28-32页 |
| 3.2.1 参数设计 | 第28-32页 |
| 3.2.2 编码过程设计 | 第32页 |
| 3.3 LT码译码方案的设计 | 第32-33页 |
| 3.4 LT码编译码器设计结果验证 | 第33-35页 |
| 3.5 数字喷泉码同阶性能对比分析 | 第35-36页 |
| 3.6 本章小结 | 第36-37页 |
| 第4章 数字喷泉码编译码器的FPGA实现 | 第37-59页 |
| 4.1 LT码编码器的FPGA实现 | 第37-43页 |
| 4.1.1 LT码编码器总体设计 | 第37-38页 |
| 4.1.2 度向量构造模块 | 第38-42页 |
| 4.1.3 控制模块 | 第42-43页 |
| 4.2 LT码译码器的FPGA实现 | 第43-53页 |
| 4.2.1 LT码译码器总体设计 | 第43-44页 |
| 4.2.2 度1寻找模块 | 第44-47页 |
| 4.2.3 控制模块 | 第47-49页 |
| 4.2.4 更新模块 | 第49页 |
| 4.2.5 译码模块 | 第49-53页 |
| 4.3 高速率编译码器的联合实现与性能分析 | 第53-58页 |
| 4.3.1 联合实现 | 第53-57页 |
| 4.3.2 性能分析 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第5章 LT码编译码器的功能测试 | 第59-69页 |
| 5.1 功能测试环境总体设计 | 第59-60页 |
| 5.2 功能测试环境实现 | 第60-64页 |
| 5.3 功能测试结果与分析 | 第64-68页 |
| 5.4 本章总结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的学术论文及其它成果 | 第75-77页 |
| 致谢 | 第77页 |
