| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 主要数学符号表 | 第14-15页 |
| 第一章 绪论 | 第15-18页 |
| 1.1 研究背景与研究意义 | 第15页 |
| 1.2 论文结构及内容安排 | 第15-18页 |
| 第二章 物理层需求分析 | 第18-22页 |
| 2.1 引言 | 第18页 |
| 2.2 应用场景 | 第18页 |
| 2.3 功能与性能需求 | 第18-21页 |
| 2.4 小结 | 第21-22页 |
| 第三章 物理层协议 | 第22-44页 |
| 3.1 引言 | 第22页 |
| 3.2 物理信道 | 第22-28页 |
| 3.2.1 物理信道划分 | 第22页 |
| 3.2.2 帧结构 | 第22-23页 |
| 3.2.3 时隙结构 | 第23-25页 |
| 3.2.4 传输块结构 | 第25-28页 |
| 3.3 物理层编码、调制与扩频 | 第28-33页 |
| 3.3.1 组帧流程 | 第28-30页 |
| 3.3.2 CRC | 第30页 |
| 3.3.3 编码 | 第30-31页 |
| 3.3.4 交织 | 第31页 |
| 3.3.5 调制 | 第31-32页 |
| 3.3.6 扩频 | 第32页 |
| 3.3.7 SYNC-DL、SYNC-UL与Midamble码 | 第32-33页 |
| 3.4 物理层基本流程 | 第33-43页 |
| 3.4.1 上行同步原理 | 第33-38页 |
| 3.4.2 随机接入流程 | 第38-39页 |
| 3.4.3 节点注册、注销流程 | 第39-40页 |
| 3.4.4 呼叫流程 | 第40-43页 |
| 3.5 小结 | 第43-44页 |
| 第四章 物理层关键算法设计与仿真 | 第44-57页 |
| 4.1 引言 | 第44页 |
| 4.2 关键算法设计 | 第44-50页 |
| 4.2.1 接收机基带处理流程 | 第44页 |
| 4.2.2 时间同步 | 第44-48页 |
| 4.2.3 上行导频信道估计及均衡 | 第48-50页 |
| 4.3 算法仿真 | 第50-56页 |
| 4.3.1 时间同步性能仿真 | 第50-54页 |
| 4.3.2 上行导频信道估计性能仿真 | 第54-56页 |
| 4.4 小结 | 第56-57页 |
| 第五章 物理层详细设计及实现 | 第57-87页 |
| 5.1 引言 | 第57页 |
| 5.2 实现平台 | 第57-58页 |
| 5.2.1 手持平台介绍 | 第57-58页 |
| 5.2.2 FPGA资源汇总 | 第58页 |
| 5.3 基带处理器总体架构设计 | 第58-63页 |
| 5.3.1 模块划分 | 第58-60页 |
| 5.3.2 基带发射链路结构 | 第60-62页 |
| 5.3.3 基带接收链路结构 | 第62-63页 |
| 5.4 数字信号处理算法实现 | 第63-68页 |
| 5.4.1 时间同步模块 | 第63-66页 |
| 5.4.2 导频信道估计及均衡模块 | 第66-68页 |
| 5.5 协议系统模块实现 | 第68-85页 |
| 5.5.1 协议相关设计 | 第68-70页 |
| 5.5.2 VBS发送协议模块 | 第70-75页 |
| 5.5.3 MS发送协议模块 | 第75-78页 |
| 5.5.4 VBS时钟处理模块 | 第78-80页 |
| 5.5.5 MS时钟处理模块 | 第80-83页 |
| 5.5.6 频率生成模块 | 第83-85页 |
| 5.6 资源消耗分析 | 第85-86页 |
| 5.7 小结 | 第86-87页 |
| 第六章 性能测试与分析 | 第87-94页 |
| 6.1 引言 | 第87页 |
| 6.2 协议完备性测试 | 第87-91页 |
| 6.2.1 测试方法 | 第87-88页 |
| 6.2.2 测试结果与分析 | 第88-91页 |
| 6.3 接收机灵敏度测试 | 第91-93页 |
| 6.3.1 测试方法 | 第91-92页 |
| 6.3.2 测试结果及分析 | 第92-93页 |
| 6.4 小结 | 第93-94页 |
| 第七章 结束语 | 第94-96页 |
| 7.1 本文贡献 | 第94页 |
| 7.2 下一步工作的建议 | 第94-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 个人简历 | 第99-100页 |
| 攻读硕士学位期间的研究成果 | 第100-101页 |
| 附录 | 第101-103页 |