| 摘要 | 第5-6页 |
| ABSTARACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景及研究意义 | 第9页 |
| 1.2 相关技术的发展现状 | 第9-11页 |
| 1.3 论文的主要内容和章节安排 | 第11-13页 |
| 第二章RSA加解密运算系统架构设计 | 第13-24页 |
| 2.1 RSA加解密流程 | 第13页 |
| 2.2 系统架构设计 | 第13-16页 |
| 2.2.1 L-R二进制位扫描模幂算法 | 第14页 |
| 2.2.2 R-L二进制位扫描模幂算法 | 第14-15页 |
| 2.2.3 RNS二进制位扫描模幂模块 | 第15-16页 |
| 2.3 模乘运算 | 第16-22页 |
| 2.3.1 基本的蒙哥马利模乘算法 | 第16-17页 |
| 2.3.2 余数系统蒙哥马利模乘算法 | 第17-22页 |
| 2.4 模集合的选取 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 系统关键子模块的设计与实现 | 第24-64页 |
| 3.1 模幂控制器设计 | 第24-25页 |
| 3.2 数据输入 | 第25-29页 |
| 3.2.1 模 2~n±1 取模运算的模块设计 | 第25-26页 |
| 3.2.2 模 2~n-2~k-1 取模运算的模块设计 | 第26-27页 |
| 3.2.3 模 2~n-2~k+1 取模运算的模块设计 | 第27-29页 |
| 3.3 模 2~n-1 加法器的设计 | 第29-31页 |
| 3.4 模 2~n+1 加法器的设计 | 第31-34页 |
| 3.4.1 缩1码模 2~n+1 加法器的设计 | 第31-33页 |
| 3.4.2 普通模 2~n+1 加法器的设计 | 第33-34页 |
| 3.5 模 2~n-2~k-1 加法器的设计 | 第34-37页 |
| 3.6 模 2~n-2~k+1 加法器的设计 | 第37-40页 |
| 3.7 模 2~n-1 乘法器的设计 | 第40-43页 |
| 3.8 模 2~n+1 乘法器的设计 | 第43-52页 |
| 3.8.1 基于缩1码的模 2~n+1 乘法器设计 | 第43-48页 |
| 3.8.2 普通二进制模 2~n+1 乘法器 | 第48-50页 |
| 3.8.3 模 2~n+1 乘法器性能评估和功能仿真验证 | 第50-52页 |
| 3.9 模 2~n-2~k-1 乘法器的设计 | 第52-60页 |
| 3.9.1 基于Booth编码的模 2~n-2k-1 乘法器的设计 | 第52-59页 |
| 3.9.2 模 2~n-2k-1 乘法器性能评估和功能仿真验证 | 第59-60页 |
| 3.10 模 2~n-2~k+1 乘法器的设计 | 第60-63页 |
| 3.10.1 模 2~n-2~k+1 乘法器 | 第60-62页 |
| 3.10.2 模 2~n-2~k+1 乘法器所用资源 | 第62-63页 |
| 3.11 本章小结 | 第63-64页 |
| 第四章 系统整体电路仿真与性能分析 | 第64-75页 |
| 4.1 关键子模块仿真验证 | 第64-67页 |
| 4.1.1 模幂控制器验证 | 第64-65页 |
| 4.1.2 数据输入模块验证 | 第65-66页 |
| 4.1.3 蒙哥马利模乘运算模块验证 | 第66-67页 |
| 4.2 系统整体的验证与性能分析 | 第67-73页 |
| 4.2.1 系统整体验证 | 第67-69页 |
| 4.2.2 性能分析 | 第69-70页 |
| 4.2.3 Design Compiler综合 | 第70-73页 |
| 4.3 本章小结 | 第73-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间取得的研究成果 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附件 | 第81页 |
